Устройство для передачи и приема цифровых сигналов Советский патент 1988 года по МПК H04L25/40 

со

QD 4 4ik

сл

42ь

Изобретение относится к передаче данных и может найти применение при построении системы передачи сигналов в цифровой форме, например сие- темы передачи сигналов цветного и черно-белого телевидения.

Цель изобретения - уменьшение ошибок при передаче медленно меняющихся цифровых сигналов,

На фиг. 1 изображена структурно- электрическая схема передающей стороны; на фиг. 2 - структурно-электрическая схема приемной стороны.

Устройство содержит на передаю- щей стороне вычитатель 1, первый кодирующий блок 2, первый 3 и второй 4 дешифраторы, вычислительный блок 5, второй кодирующий блок 6, третий дешифратор 7, первый 8 и второй 9 инверторы, первый 10 и второй 11 элементы И, четвертый дешифратор 12, блок 13 задержки, сумматор 14 и декодирующий блок 15, а на приемной стороне - вычислительный блок 16, первый дешифратор 17, кодирующий блок 18j второй дешифратор 19, первы 20 и второй 21 инверторы, первый 22 второй 23 элементы И, третий дешифратор 24, дополнительный блок 25 за- держки, сумматор 26 и декодирующий блок 27

Устройство работает следующим образом.

Вычитатель 1 образует разностный сигнал путем вычитания из входного сигнала предсказанного сигнала с выхода сумматора 14 Первый кодирующий блок 2 определяет правило разбиения области значений разностного сигна- ла на подобласти квантования и правило оценки, которое ставит в соответствие значениям разностного сигнала в подобласти одно из оценочных значений (код уровня).

В первом дешифраторе 3 формируется выходной сигнал передающей стороны в соответствии со следунядей логикой работы. Если код сигнала на выходе первого кодирующего блока 2 (код уровня) меньше кода верхней границы зоны и одновременно больше кода нижней границы зоны, то выходной сигнал равен разности кода сигнала с выхода первого кодирующего блока 2 и кода нижней границы зоны. Если код сигнала на выходе первого кодирущего блока 2 больше кода верхней границы зоны, то выходной сигнал равен

разности кодов верхней и нижней гра-, ниц зоны. Во всех остальных случаях в канал связи поступает сигнал, соответствующий нулю.

Второй дешифратор 4 формирует код сигнала, эквивалентный коду сигнала с выхода первого кодирующего блока 2, с помощью суммирования кода выходного сигнала первого дешифратора 3 с кодом нижней границы зоны Декодирующий блок 15 выполняет функцию, обратную функции первого кодирующего блока 2 Сумматор 14 выполняет функцию предсказателя значений передаваемого сигнала на входе устройства на основе ранее переданных сигналов„ Второй -кодирующий блок 6 определяет правило разбиения области значений предсказанного сигнала на зоны предсказания и правило оценки, которое ставит всем значениям предсказанного сигнала в зоне в соответствие значения кодов нижней и верхней границ зоны предсказания, при этом с его выхода подается код нижней границы зоны предсказания .на вход третьего дешифратора 7,

Третий дешифратор 7 выполняет функцию распознавания крайних зон Сигнал на его одном выходе появляется при минимальном (нулевом) зкаче-i НИИ кода нижней границы зоны, а на другом выходе - при максимальном значении этого же кода

Четвертый дешифратор 12 выполняет функцию распознавания перегрузки сигнала о Сигнал на его одном выходе появляется при минимальном (нулевом) значении кода выходного задержанного на один отсчет сигнала первого депшфратора 3, а на другом выходе - при максимальном значении этого же сигнала.

Вычислительный блок 5 осуществляет коррекцию кода нижней границы зоны путем добавления или вычитания из его значения единицы в ситуациях перегрузки. Для этого его второй вход подключен к выходу второго кодирующего блока 6 для приема кода нижней границы зоны. На его третий вход (добавления единицы) сигнал поступает с выхода третьего дешифратора 7 через первый инвертор 8 и второй элемент И 11 и с выхода четвертого дешифратора 12 через второй элемент И 11. На первый вход (вычитания единицы) сигнал поступает с выхода третьего дешифратора 7 через второй инвертор 9 и первый элемент И 10 и с выхода четвертого дешифратора 12.через первый элемент И 10 Выход вычислительного блока 5 подключен к второму входу второго дешифратора 4 и второму входу первого дешифратора 3 для передачи значения скорректированного кода нижней границы зоны.

Устройство при передаче цифрового сигнала с восемью разрядами на один отсчет передаваемого сигнала, .четырехразрядной шкалой квантования в певом кодирующем блоке 2 и девятью зонами во втором кодирующем блоке 6 работает следуюш м образом.

На передающей стороне в вычитате- ле 1 из сигнала на входе и выходного (предсказанного) сигнала сумматора 14 образуется девятиразрядный разностный сигнал. В первом кодирующем блоке 2 разностный сигнал преобразуе ся в четырехразрядный код уровня и передается на первый вход первого дешифратора 3„ На второй вход первого дешифратора 3 подается из вычислительного блцка 5 четырехразрядный код нижней границы зоны предсказания В первом дешифраторе 3 код уровня сигнала преобразуется в соответствии с логикой его работы в трехразряд- ный код выходного сигнала передающей стороны, который поступает в канал связи. Во втором дешифраторе 4, деко дирующем блоке 15 и сумматоре 14 осуществляется преобразование выходного сигнала передающей стороны в предсказанное значение входного сигнала.

ситуации перегрузки, т.е, выхода значения разностного сигнала на входе первого кодирующего блока 2 за

дельное значение уровней квантования как В . положительной, так и в отри

цательной подобластях. Если перегрузка первого кодир.ующего блока 2 распознана, то кодирование осуществляется

не в зоне, определяемой вторым дирующим блоком 6, а в соседней (скорректированной) зоне, имеющей код номера на единицу больше или на единицу меньше в зависимости от

того,В как-ой из подобластей проис ходит перегрузка Коррекция кода нижней границы зоны осуществляется в вычислительном блоке 5. Для этого на его входы подается код нижней границы с выхода второго кодирующего блока 6 и сигналы добавления или вычитания единицы с выходов элементов И 10 и 11. Скорректированное значение кода нижней границы зоны подается на вторые входы первого 3 и второго 4 дешифраторов.

Работа устройства на приемной стороне, которая по составу блоков представляет собой.часть устройства

25

30 передающей сторошзц заключается в декодировании принятого из канала связи сигнала и восстановлении из него выходного сигнала, поступающего на выход всего устройства.

При передаче сигналов возникают четыре принципиально возможных ситу ции.

Ситуация 1. Перегрузка в данном и предыдущем отсчетах отсутствует.

Изобретение касается передачи данныХс Цель изобретения - уменьше1ше, ошибок при передаче медленно меняющихся цифровых сигналов. У стр-во содержит на передающей стороне вычита- тель 1, кодирующие блоки 2 и 6, дешифраторы 3,4,7 и 12, вычислительный блок 5, инверторы 8 и 9, эл-ты И 10 и 11, сумматор 14 и декодирующий блок 15, на приемной -. вычислительный блок, три дешифратора, кодирующий блок, два инвертора, два эл-та И, сумматор и декодирующий блок. На передающей стороне введен блок 13 задержки, а на приемной - дополнительный блок задержки, вход и выход которого соединены соответственно с вто-г рым входом первого дешифратора и входом третьего дешифратора.. Работа устр-ва на приемной стороне, к-рая по составу блоков представляет собой часть уст-ва передающей стороны, заключается . в декодировании принятого из канала связи сигнала и восстановлении из него выходного сигнала, поступакмцего на выход всего устр-ва. 2 иЛо е (Л

поступающего на вход передающей сто- до Сигнал с выхода третьего дешифратора

24 на вход вычис:штельного блока 16 не поступает. В связи с этим шкала, т.ео совокупность уровней, с помощью которых передается сигнал, устанавлг ливается нз некорректированной зоны

/ (своей зоны;,.

Ситуация 2. Б предыдущем отсчете перегрузки нет, а в данном есть На вход вычислительного блока 16,как и в ситуации 1,, сигнал также не поступает и шкала .устанавливается из своей зоны„ Устройство получает преимущество. При передаче медленно меняющихся сигналов малые величины

роны. Предсказанный сигнал в вычита- теле 1 позволяет получить разностный сигнал и во втором кодирукщем блоке 6 определить код нижней грани- ,цы зоны предсказания. Выбор значений уровня квантования в первом кодирующем блоке 2 и границ зон предсказания во втором кодирующем блоке 6 при передаче телевизионных сигналов осу ществляется экспериментальным путем с учетом психофизиологических свойств зрения о ,

Код верхней границы зон предсказания в первом дешифраторе 3 образует-

50

ся из кода нижней границы зоны добав- gg перегрузки, незначительно превышаю- лением числа 7. Третий 7 и четвертый щие граничные уровни своей зоны, воз- 12 дешифраторы, вычислительный блок никают значительно чаще, чем большие 5, два инвертора 8 и 9 и два элемен- перегрузки, которые было бы целесо- та И 10 и 11 позволяют распознавать образно передавать граничным уровнем

50

скорректированной зоны (соседней зоной) , а также дополнительные иска жения исключены, так как коррекция осуществляется и в первом 3 и втором 4 дешифраторах од1|овременнОо

Ситуация Зо В предыдущем отсчете перегрузка есть, в данном нет. Ввиду поступления на вычислительный блок .16 задержанного на один отсчет с помощью дополнительного блока 23 задержки сигнала коррекции используется шкала соседней зоны с уровнями, однозначно соответствующими щкале зоны Устройство по качеству передачи сигнала имеет преимущество за счет использования скорректированной зоны в первом 3 и втором 4 дешифраторах.

Ситуация 4. В предыдущем и данном отсчете есть перегрузка В устройстве в вычислительный блок 16 поступает сигнал коррекции и используется шкала соседней зоны.

Формула изобретения

Устройство для передачи и приема цифровых сигналов, содержащее на пе- реданицей стороне первый инвертор, последовательно соединенные вычита- тель, первый кодирующий блок, первый дешифратор, второй дешифратор, декодирующий блок, сумматор, второй кодирующий блок, третий дешифратор, второй инвертор, первый элемент И и вычислительный блок, последовательно соединенные четвертый дешифратор и второй элемент И, причем вход и выход второго кодирующего блока соединены соответственно с входом вычи- тателя и вторым входом вычислительного блока, второй выход третьего де

5

0

5

0

5

0

шифратора через первый инвертор подключен к второму входу второго элемента И, выход которого подключен к третьему входу вычислительного блока, выход которого подключен к второму входу второго дешифратора, второй выход четвертого дешифратора подключен к второму входу первого элемента И, на приемной стороне содержащее первый инвертор, последовательно соединенные первый дешифратор, декодируюш ий блок, сумматор, кодируюш;ий блок, второй дешифратор, второй инвертор, первый элемент И и вычислительный блок, последовательно соединенные третий дешифратор и второй элемент И, при этом выход кодирующего блока подключен к второму входу вычислительного блока, второй выход второго дешифратора через первый инвертор подключен к второму входу второго элемента И, выход которого подключен к третьему входу вычислительного блока, выход которого подключен к первому входу первого дешифратора, второй выход третьего дешифратора подключен к второму входу первого элемента И, отличающееся -тем, что, с целью уменьшения ошибок при передаче медленно меняющихся цифровых сигналов,на передающей стороне введен блок задержки, причем выход первого дешифратора через блок задержки подключен к входу четвертого дешифратора, выход вычислительного блока подключен к второму входу первого дешифратора, а на приемной стороне введен дополнительный блок задержки, вход и выход которого соединены соответственно с вторым входом первого дешифратора и входом третьего дешисй) атор а,

5

16

77

I

22

2

25

27

fputz