Устройство предсказания сигнала изображения при дифференциальном кодировании Советский патент 1988 года по МПК H04N7/32 H04N7/34 

//о

/2

Изобретение относится к технике телевидения. Цель изобретения - , повьшение точности предсказания. Устр-во содержит делитель частоты импульсов (ДЧИ) 2, коммутатор 6, блок 7 задержки, вход 8 и выход 9 сигнала изображения, вход 10 импульсов тактовой частоты, вход 11 импульсов частоты строк, вход 12 импульсов частоты полей, вход 13 импульсов син- хронизадии. В устр-во введены два формирователя 1 и Ь сигнала управления и два ДЧИ 3,4. На входы коммутатора 6 приходят сигналы В и С изображения с выходов блока 7, задержанные относительно входного сигнала А изображения соответственно на Hj,- и п отсчетов о На выходе коммутатора 6 формируется сигнал D предсказания, который служит для оценки текупщх значений сигнала изображения, поступающих на вход. При этом основной особенностью является то, что предсказание каждых двух соседних отсчетов входного сигнала А проводится, по одному значению отсчета сигнала J). При шахматной структуре ди кретиза1щи предсказание текущих отсчетов телевизионного изображения выполняется в диагональном направлении, 5 ил. i СЛ

I Изобретение относится к технике телевидения и может быть использова- |но для предсказания сигнала изобра- ения в системах телевидения с диф- ферендиальным кодированием.

Цель изобретения - повьшение точ- ности предсказания.

На фиг. 1 представлена электричес :кая структурная схема устройства предсказания сигнала изображения при дифференциальном кодировании; на фиг. 2 - схема первого формирователя сигнала управления на фиг, 3 - схема второго формирователя сигнала управленияJ на фиг. 4 - фрагмент те- ртевизионного растра при шахматной Ьтруктуре дискретизации и направления предсказания текущих отсчетов изображенияt на фиг. 5 - временные диаграммы, поясняющие работу устройства предсказания сигнала изображения при дифференциальном кодировании

I Устройство предсказания сигнала Ь13ображения при дифференциальном ко- цировании (фиг. 1) содержит первый формирователь 1 сигнала управления, первый, второй и третий делители 2, 3 и 4 частоты импульсов, второй формирователь 5 сигнала управления, коммутатор 6, блок 7 задержки, вход 8 сигнала изображения,.выход 9 сиг- ала изображения, вход 10 импульсов актовой частоты, вход 11 импульсов Частоты строк, вход 12 импульсов часИготы полей, вход 13 импульсов синхронизации.

Устройство предсказания сигнала изображения при дифференциальном кодировании работает следующим образом.

Первый.формирователь 1 обеспечивает получение дискретизирующей последовательности импульсов с коммутацией фазы на 180 от строки к строке и от кадра к кадру (фиг. 5 а). Дискре тизация сигнала изображения с помощью такой последовательности импульсов Приводит к шахматной структуре расположения отсчетов на телевизионном растре (фиг о 4). Дискретизирующий сигнал с выхода первого формирователя 1 поступает на тактирующий вход блока 7 и после деления на 2 во втором делителе 3 (фиг. 5 б) на вход второго формирователя 5 сигнала управ ления (фиго 5 б). Для получения требуемого управляющего сигнала, определяющего режим переключения коммутатора 6, на входы второго формировате

5 0

5

0

5

0

5 Q 5

ля 5 поданы деленные на четыре в первом делителе 2 импульсы частоты строк (фиг„ 5 в) и деленные на два в третьем делителе 4 импульсы частоты полей (фиг. 5 г). Для обеспечения синхронности работы первого формирователя 1 и первого, второго и третьего делителей 2, 3 и 4 на их установочные входы поступают импульсы синхронизации, которые устанавливают все указанные блоки один раз за телевизионный кадр в исходное положение.

В результате коммутации фазы сигнала (фиго 5 в) на 180° через каждые две строки и от поля к полю на выходе второго формирователя 5 образуется сигнал (фиг. 5 д), который подается на управляющий вход коммутатора 6. На первый и второй сигнальные входы коммутатора 6 приходят сигнал В изображения с первого и сигнал С изображения с второго выхода блока 7, задержанные относительно входного сигнала А изображения соответственно на п.-1 и п. отсчетов (фиг. 5 е, ж,з,и). В результате подключения на вход коммутатора 6 одного из задержанных сигналов В или С в соответствии с упр.авляющим сигналом (фиг. 5 д) на выходе формируется сигнал D предсказания, который служит для оценки текущих значений сигнала изображения, поступающих на вход. При этом основной особенностью является то, что предсказание каждых двух соседних отсчетов входного сигнала А проводится по одному значению отсчета сигнала D. Например, входным значениям тридцать третьего и тридцать четвертого отсчетов (сигнал А) соответствует на выходе устройства (сигнал D) одно значение двадцать третьего отсчета (фиг. 5 е,ж,з,и). При пшхматной структуре дискретизации такой алгоритм приводит к тому, что предсказание текущих отсчетов телевизионного изображения выполняется в диагональном направлении, как показано стрелками на фиг. 4. Двадцать третий отсчет, предсказывающий тридцать третий и тридцать четвертый отсчеты, расположен при этом на предьщущей строке и смещен относительно каждого из предсказываемых отсчетов на половину интервала дискретизации.

Формула изобретения

Устройство предсказания сигнала изображения при дифеЬеренциальном

31

кодировании, содержащее блок задержки и коммутатор, первый и второй сигнальные входы которого соединены соответственно с первым и вторым выходами блока задержки, а также первый делитель частоты импульсов, сиг- нальньй и установочный входы которого являются входами соответственно

импульсов частоты строк и импульсов

синхронизации, отличающееся тем, что, с целью повышения точности предсказания, введены последовательно, соединенные первый фор

мирователь сигнала управления, первый и второй входы которого являются соответственно входами импульсов тактовой частоты и импульсов частоты полей, а третий и четвертьй входы объединены соответственно с сигQ

5

0

нальным и установочным входами первого делителя частоты импульсов, второй делитель частоты импульсов, другой вход которого объединен с ус- - тановочным входом первого делителя частоты импульсов, и второй формирователь сигнала управления,, второй вход которого соединен с выходом первого делителя частоты импульсов, а вьпсод соединен с управлякяцим входом коммутатора, а также третий делитель частоты импульсов, сигнальнмзЧ и установочный входы которого соединена соответственно с вторым входом первого формирователя сигнала управления и с установочным входом первого делителя частоты импульсов, а выход соединен с третьим входом второго формирователя сигнала управления.

cpus2

O-f

L

&

фи.З

12

54SS56

у- у V

// 1

7Г

Д

/

-

/

23

/

5/чJ2

M

/Ч

4i

y/

/

J

-ФJJ

фиг.ч

1

тГ

1

Д

/

23

y

25

Л

-л-

/

/J54 Jff

/

6

(pa.eS