Преобразователь телевизионных стандартов Советский патент 1989 года по МПК H04N7/01 

01

QD

Изобретение относится к телевидению. Цель изобретения - расширение рабочего диапазона частот входной и выходной разверток преобразуемых телевизионных сигналов за счет устранения зависимости верхней границы рабочего диапазона входной развертки от мгновенной частоты выходной развертки. Для достижения цели в преобразователь введены дополнительный коммутатор, три триггера, г-р импульсов, формирователь сигнала приоритета, два блока постоянной памяти. Преобразователь выполняет следующие функции: преобразование телевизионного стандарта, под которым понимается преобразование двух параметров телевизионного кадра-способа развертки и частоты кадров

ввод дополнительной информации в выходной видеосигнал

вывод дополнительной информации из входного видеосигнала. Преобразователь позволяет сократить затраты на разработку нестандартных телевизионных систем путем использования в них узлов стандартных телевизионных систем, подключаемых через этот преобразователь

сократить затраты на разработку телевизионных систем путем совмещения функций преобразования параметров ТВ кадра и функций ввода-вывода дополнительной информации, сократить полосу канала, требуемую для передачи ТВ сигнала

улучшить качество субъективного восприятия изображения после выделения дополнительной информации из строки активной части кадра путем восстановления в этой строке видеоинформации из одноименной строки предыдущего кадра. 2 з.п. ф-лы, 11 ил.

..Изобретение относится к области телевидения и может быть применено для повьппения частоты кадров в малокадровых ТВ-системах, для понижения частоты кадров в системах передачи видеосигнала по узкополосным каналам связи, для преобразования способа развертки ТВ-кадра при сопряжении передающей и приемной ТВ-систем, работающих с разными способами развертки ТВ-кадра, для построения систем ввода дополнительной информации в видеосигнал и вывода ее из видеосигнала, для построения приемной ТВ-системы, отображающей видеоинформацию, полученную от нескольких источников изображений, для формирования спецзффек- тов, для построения устройств вво

3 , 15 да-вывода изображений в ЭВМ в системах цифровой обработки изображений, для коммутации сигналов.

Целью изобретения является увели- чение рабочего диапазона частот входной и выходной разверток.преобразуемых телевизионных сигналов за счет устранения зависимости верхней границы рабочего диапазона входной раз- вертки от мгновенной частоты выходной развертки.

На фиг. 1 приведена структурная электрическая схема преобразователя телевизионных стандартов; на фиг. 2 структурная электрическая схема блока управления; на фиг. 3 - структурная электрическая схема формирователя сигналов приоритета; на фиг. 4 - временная диаграмма работы блока уп- равления; на фиг, 5 - временная ди- .аграмма процессов записи входного видеосигнала и считывания выходного видеосигнала; на фиг. 6 - функциональная электрическая схема модуля дополнительного коммутатора; на фиг, 7 - функциональная электрическая схема модуля блока памяти (узла памяти); на фиг, 8 - функциональная электрическая схема модуля выходного регистра; на фиг, 9 - функциональная электрическая схема коммутатора адресов; на фиг. 10 - функциональная электрическая схема блока постоянной памяти; на фиг. 11 - функциональная электрическая схема модуля блока постоянной памяти.

Преобразователь телевизионных стандартов содержит аналого-цифровой преобразователь (АЦП) 1, входной регистр 2, входной буферный регистр 3, дополнительный коммутатор 4, блок 5 памяти, состоящий из регистра 6 перезаписи, узла 7 памяти, выходного буферного регистра 8 и выходного ре- гистра 9, цифроаналоговый преобразователь (ПАП) 10, первый 11, второй 12, третий 13 и четвертый 14 счетчики, коммутатор 15 адресов, блок 16 управления, первый 17, второй 18, третий 19 и четвертый 20 триггеры, генератор 21 импульсов, формировател 22 сигналов приоритета, первьй 23 и второй 24 блоки постоянной памяти, блок 25 сравнения, пятый триггер 26 и пятый счетчик 27.

Блок 16 управления содержит перву и вторую линии 28 и 29 задержки и три ждущих мультивибратора 30-32.

5

59

5 0

0

5

0

0

5

14

Формирователь 22 сигналов приоритета содержит три триггера 33-35, блок 36 постоянной памяти и четыре с лемента И 37-40,

Преобразователь телевизионных с стандартов выполняет следующие функции: преобразование телевизионного стандарта, под которым понимается преобразование двух параметров телевизионного кадра-способа развертки и частоты кадров; ввод дополнительной информации в выходной видеосигнал; вывод дополнительной информации из входного видеосигнала.

Функция преобразования типа развертки реализуется в результате выполнения двух процессов} запись входного видеосигнала в блок 5 памяти, причем последовательность адресов записи соответствует способу развертки входного видеосигнала и записана в первом блоке 23 постоянной памяти, считывание выходного видео- сиг нала из блока 5 памяти, причем последовательность адресов считывания соответстаует способу развертки выходного видеосигнала и записана во втором блоке 24 постоянной памяти,

Алгоритм формирования последовательности адресов записи определяется способом развертки входного видеосигнала, а алгоритм формирования последовательности адресов считьша- ния - способом развертки вьгходного видеосигнала.

Каждому конкретному преобразованию способа развертки соответствуют строго определенные алгоритмы формирования последовательностей адресов записи и считьтаний. Путем подбора соответствующих последовательностей адресов записи и считывания в блоки 23 и 24 постоянной памяти возможно введение любого способа преобразования разверток из широкого класса возможных преобразований без изменения информации, записанной в этих блоках. За счет введения определенных последовательностей адресов записи и счи- тьшания возможно также отображение в одном телевизионном кадре нескольких изображений или фрагментов, полученных от. нескольких источников, Преобразование частоты развертки дос-i тигается за счет изменения частоты считьшания вьгходного видеосигнала по сравнению с частотой записи входного видеосигнала.

лизуегся процессов:

Функция ввода лополиительцой информации в ныхолной видеосигнал реа в результате выполнения дв

занесения дополнительной информации в узел 7 памяти из внешнго устройства в режиме прямого достпа, введение занесенной дополнительной информации в заданную строку выходного видеосигнала.

Функция вывода дополнительной информации из входного видеосигнала реализуется в результате выполнения двух цроцессов: выделения дополнителной информации из входного видеосиг- нала и записи ее в узел 7 памяти, вывода выделенной дополнительной информации из узла 7 памяти во внешнее устройство в режиме прямого доступа.

Для выполнения указанных функций в преобразователе телевизионного стандарта организована работа узла 7 памяти в четырех режимах для соответствующих процессов: режим записи входного видеосигнала; режим считывания выходного видеосигнала; режим прямого доступа по записи и режим прямого доступа по считыванию.

Общее адресное пространство узла 7 памяти разбито па два непересекающихся адресных пространства: адресное пространство телевизионного кадра, в котором записывается входной видеосигнал и считывается выходной видеосигнал, причем объем этого адресного пространства должен быть достаточным для хранения полного телевизионного кадра; адресное пространство для хранения дополнительной информации, вводимой в видеосигнал и выводимой из видеосигнала, причем объем этого адресного пространства должен быть достаточным для хранения дополнительной информации.

Введение дополнительной информации в выходной видеосигнал осуществляется в режиме считывания выходного видеосигнала путем переключения про

цесса считывания из адресного пространства телевизионного кадра в адресное пространство дополнительной информации на промежуток времени, требуемый для передачи дополнительной информации.

Выделение дополнительной информации из входного видеосигнала осуществляется в режиме записи входного видеосигнала путем переключения процес0

0

5

5

0

5

0

5

0

5

са записи и: адресног о пространства то- лепизионного кллра в адресное пространство дополнительной информации по признаку, показывающему наличие дополнительной информации во входном видеосигнале.

Преобразователь телевизионных стандартов работает след тощим образом.

Генератор 21 импульсов генерирует импульсы с периодом, равньп Г минимально возможному времени цикла узла 7 памяти, которые поступают на вход блока 16 управления. Сигнал, поступающий на вход бл°ока 16 управления (фиг. 2), проходит на входы первой и второй линий 28 и 29 задержки и первого, второго и третьего ждугцих мультивибраторов 30-32, которые выполняют функцию формирователей сигналов управления и выдают на своих ныходах сигналы управления, а именно: на втором выходе блока 16 управления формируется сигнал начала цикла, в качестве которого служит сигнал, поступивший на вход блока 16 управления (фиг. 4а); на третьем.выходе блока 16 управления формируется так- товьп импульс конца обращения (фиг. 4д); на четвертом выходе блока 16 формируется тактовьй импульс начала обращения (фиг. 4б); на первом выходе блока 16 управления формируется сигнал смены разрядов адреса (фиг. 4е), в соответствии с которым коммутатор 15 адресов подает на свой выход последовательно восемь старших и восемь младших разрядов избранного адреса, при этом верхний уровень сигнала соответствует старшим разрядам адреса, а низкий уровень - младшим.

Второй и третий ждущие мультивибраторы 31 и 32, выходы которых составляют групповой выход блока 16 управления, формируют сигналы синхронизации для узла 7 памяти (фиг. 4в, г), которые выполняют функцию сигналов стробирования старших и младших разрядов адреса. К узлу 7 памяти могут обращаться в трех случаях: Б процессе записи входного видеосигнала, в процессе считывания выходного видеосигнала и в процессе прямого доступа от внешнего устройства. Поскольку в любом цикле обращения к узлу 7 памяти возможно выполнение только одного процесса, для избежания потерь инфорнации и разрешения конфликтов между процессами в случае одновременного .обращения к узлу 7 памяти вводится приоритетное обслуживание процессов, которое реализуется формирователем 22 сигналов приоритета. Каждый из трех случаев выставляет соответствующее требование на обслуживание. Выбо процесса записи входного видеосигнала происходит в момент перезаписи отсчетов входного видеосигнала из входного регистра 2 во входной буферный регистр 3, Это требование фиксируется сигналом с выхода первого счетчика 11 на триггере 17. Высокий уровень сигнала на выходе триггера 17 соответствует наличию требования записи входного видеосигнала. Выбор процесса считьшания выходного видеосигнала происходит в момент перезаписи отсчетов выходного видеосигнала из выходного буферного регистра 8 в выходной регистр 9. Это требование

фиксируется сигналом с выхода третье- 25 пены с D-входами триггеров 33-35 сого счетчика 13 на триггере 18. Высокий уровень сигнала на выходе триггера 18 соответствует наличию требования считьгеания выходного видеосигнала. Выбор процесса прямого доступа (ТРБ ПД) в узел 7 памяти от внешнего

устройства происходит в момент обращения внешнего устройства для записи или считыва ния дополнительной информации. Это требование фиксируется синалом, поступающим с седьмого внешнего входа, на триггере 19, Высокий , уровень сигнала на выходе триггера 19 соответствует наличию требования прямого доступа к узлу 7 памяти от внешнего устройства. Режимы прямого доступа для записи или считывания определяются сигналом, поступающим на четвертьш вход формирователя 22 сигналов приоритета с шестого внешнего входи.

Приоритеты распределяются следующим образом: первый, наивысший, приоритет - у процесса считьгеания выходного видеосигнала; второй приоритет - у процесса записи входного видеосигнала; третий, самый низкий, приоритет - у процесса прямого доступа,

В начале каждого цикла обращения к узлу 7 памяти и формирователь 22 сигналов приоритета анализирует поступление к этому моменту уровня сигнала на выходах триггеров 17-19 и

10

65918

выбирает процесс, соответствующий самому высокому уровню,устанавливает на своих выходах управляющие сигналы, задающие режим работы для обслуживания этого процесса в данном цикле обращения, и после завершения данного цикла обращения сбрасывает вьтолненное требование путем перевода соответствующего триггера в нулевое состояние. В начале следующего цикла обращения снова анацизируются виды требований, как оставшиеся необслуженными в предыдущем цикле, так и новые, поступившие в течение предыдущего цикла, и работа формирователя 22 сигналов приоритета повторяется.

Анализ поступивших видов требова- 2Q ния и установка управляющих сигналов осуществляются следующим образом.

Выходы триггеров 17-19 через пятый, седьмой и шестой входы формирователя 22 сигналов приоритета соеди15

0

5

ответственно. Первый вход формирователя 22 соединен с синхровходами этих же триггеров (фиг. 3). В начале цикла обращения к узлу 7 памяти сигналом начала цикла (фиг. 4а) производится перезапись состояний триггеров 17-19 в триггеры 33-35 соответственно. Выходы триггеров 33-35 соединены с первым,- вторым и третьим входами-блока 36 постоянной памяти, на четвертый вход которого через четвертый вход формирователя 22 сигналов приоритета подается сигнал с шестого внешнего входа. Блок 36 постоянной памяти предназначен для реализации управляющих выходных сигналов формирователя 22 сигналов приоритета как логических функций от сигналов требований процессов и сигналов записи/считьшания

(Зп/Сч) с шестого внешнего входа. Эти функции для каждой возможной комбинации входных сигналов на входах блока 36 постоянной памяти устанавливают управляющие выходные сигналы для процесса, чье требование в данной комбинации имеет самый высокий приоритет,

Первьй, второй и третий входы блока 36 постоянной памяти предназначены для подачи сигналив требований: записи, считьгоания и прямого доступа. Единица соответствует наличию требования, нуль - отсутствию требования, Нуль (низкий уровень сигнала) на чет5

0

вертом входе блока 36 постоянной памяти означает режим прямого доступа для записи, единица (высокий уровень сигнала) - режим прямого доступа для считывания.

Пятыр и цгестой выходы блока 36 постоянной памяти являются третьим и четвертым выходами формирователя 22 сигналов приоритета, уровни сигналов на этих выходах задают режимы работы узла 7 памяти, коммутатора

15адресов и дополнительного коммутатора 4. На второй вход первого эле мента И 37 поступает тактовый импульс начала обращения через третий вход формирователя 22 сигналов приоритета с четвертого выхода блока

16управления.На вторые входы элементов И 38-40 поступает тактовый импульс конца обращения через второй вход формирователя 22 сигналов приоритета с третьего выхода блока 16 управления. Выходы элементов И 37-40 предназначены для подачи импульсных сигналов в зависимости от заданного режима работы.

В процессе записи входного видеосигнала кадровый синхроимпульс (фиг. 5а) поступает от генератора входной развертки с третьего внешнего входа на синхровходы первого и второго счетчиков 11 и 12 и устанавливает их в нулевое состояние. В, момент окончания кадрового синхроимпульса и начала активной части кадра

первый 11 и второй 12 счетчики освобождаются, и первый счетчик начинает считать по модулю восемь синхроимпульсы (си) отсчетов активной части

кадра (фиг. 56), поступающие на его тактовый вход с второго внешнего входа. Одновременно эти же СИ отсчетов поступают на тактовый вход АЦП 1, обеспечивая преобразование входного аналогового видеосигнала в восьмиразрядные цифровые отсчеты, и на тактовый вход входного регистра 2, обеспечивая запись очередного цифрового

отсчета на вход этого регистра с од- .- приоритет, вырабатывает в соответст- новременным сдвигом на один разряд вии с логическими функциями, реализо- ранее записанных в нем отсчетов. Таким образом во входном регистре 2 наванными в блоке 36 постоянной памяти, управляющие сигналы на своих выходах для процесса записи. На первом и втором вь(ходах формирователя 22 устан в- ливаются низкие уровни сигналов. Сигнал с четвертого выхода формирователя 22 поступает на тактовьй вход дополнительного коммутатора 4 и переклюкапливается группа из восьми отсчетов.

Через каждые восемь СИ отсчетов первьш счетчик 11 выдает на своем выходе импульс (фиг. 5в), который поступает на тактовый вход входного

0

5

0

буферного регистра 3 и переписывает в него группу восьми отсчетов из входного регистра 2. Одновременно этот импульс поступает на первый вход триггера 17 в качестве сигнала требования процесса записи входного видеосигнапа и устанавливает его в единичное состояние, после чего снова повторяется процесс накопления группы из восьми отсчетов во входном регистре 2. Формирователь 22 сигналов приоритета в начале цикла обращения к узлу 7 памя и, следующего по времени после момента уст ановления триггера в единичное состояние, произв о- дит анализ состояний триггеров 17- 19. Если к началу этого цикла обращения отсутствует требование с более высоким приоритетом, чем у требования процесса записи входного видеосигнала (т.е. требование процесса считывания) , то данный цикл обращения отдается для выполнения процесса запи- си. Если же к началу данного цикла обращения наряду с требованием записи присутствует и требование считывания с более высоким приоритетом-(на триггере 18), то требование записи выполняется в цикле обращения, следующем после данного. На временной диаграмме (фиг. 5) изображен последний случай.

Процесс записи группы отсчетов входного видеосигнала в цикле обращения к узлу 7 памяти вьшолняется. следующим образом.

Состояния триггеров 17-19 сигналом начала цикла обращения (фиг. 4а), л поступающим на первый вход формирователя 22, переписываются в триггеры 33-35 (при этом триггер 18 требования процесса считывания находится в нулевом состоянии, иначе в данном цикле будет выполняться процесс счи- тьгоания). После этого формирователь 22 для данной комбинации требований на триггерах 17-19, в которой требование записи имеет самый высокий

5

0

5

5

приоритет, вырабатывает в соответст- вии с логическими функциями, реализо-

ванными в блоке 36 постоянной памяти, управляющие сигналы на своих выходах для процесса записи. На первом и втором вь(ходах формирователя 22 устан в- ливаются низкие уровни сигналов. Сигнал с четвертого выхода формирователя 22 поступает на тактовьй вход дополнительного коммутатора 4 и переклю 15

чает его в режим соединения группового информационного входа регистра 6 перезаписи с групповым выходом входного буферного регистра 3. Сигнал с третьего выхода формирователя 22 пос- тупает на соответствующий вход узла 7

памяти и переключает его в режим записи. Оба сигнала.с четвертого и третьего выходов формирователя 22 поступают на первый и второй тактовые входы коммутатора 15 адресов и переключает его в режим соединения группового выхода первого блока 23

постоянной памяти с вторым групповым

входом узла 7 памяти, что обеспечивает подачу на адресные входы последнего адреса записи группы отсчетов входного видеосигнала.

На первом и четвертом выходах . блока 36 постоянной памяти устанавливаются высокие уровни сигналов, которые приоткрывают элементы И 37 и 40. Через элемент И 37 проходит тактовый импульс начала обращения (фиг. 46) на второй выход формирователя 22/с которого он поступает на тактовый вход регистра 6 перезаписи и переписывает в него группу отсчето из входного буферного регистра 3. Сразу после этого начинается запись отсчетов из регистра 6 перезаписи в восемь параллельных каналов узла 7 памяти.

Состояния входного буферного регистра 3 и регистра 6 перезаписи показаны на фиг. 5г, д соответственно. Верхний уровень соответствует состоянию хранения информации ре- гистрами, нижний уровень - безразличному состоянию. На фиг. 5е показаны следующие последовательно друг за другом циклы/обращения к узлу 7 памяти. Временная диаграмма изображена для случая, когда частоты поступления требований процесса записи (фиг. 5в) и требований процесса считывания (фиг. 5и) принимают значения равные величине, обратной удвоенному периоду цикла обращения. Входной буферный регистр 3 должен хранить информацию в промежутке между поступлением требования процесса записи и перезаписью ее в регистр 6 перезаписи (фиг. 5г), а регистр 6 перезаписи должен хранить информацию в течение всего цикла обращения, который отдан для процесса записи (фиг. Зд),

-

5

0

5

1 2

На временной диаграмме показан случай, когда требования процессов записи и считывания поступают в течение одного цикла обращения, поэтому требование процесса записи выполняется в цикле обращения, следующем после ближайшего к нему.

При записи отсчетов из .регистра 6 перезаписи в узел 7 памяти сигнал смены разрядов адреса (фиг. 4е), поступающий на третий тактовбй ,вход коммутатора 15 адресов, обеспечивает последовательную подачу на второй груп- повой вход узла 7 памяти восьми стар- Ьих и восьми младших разрядов шестнадцатиразрядного адреса с выхода первого блока 23 постоянной памяти, а сигналы синхронизации, поступающие на первый групповой вход узла 7 памяти, обеспечивают стробирование младших и старших разрядов адреса.

После окончания записи информации в узел 7 памяти в конце цикла обращения через приоткрытый элемент И 40 проходит тактовый импульс конца обращения (фиг. 4д), который через пятый выход фЬрмирователя 22 прохо- дит на тактовый вход второго счетчика 12 и увеличивает его состояние на единицу, устанавливая на выходе вого блока 23 постоянной памяти тем самым новый адрес для записи следующей группы отсчетов в следующем цикле записи. Последовательное состояние второго счетчика 12 показано на фиг. 5ж, где п - номер самой последней группы из восьми отсчетрв в активной части кадра. Этот же тактовый импульс конца обращения поступает на второй вход триггера 17 и сбра- сьгеает его в нуль, что означает выполнение требования процесса записи входного видеосигнала. После этого триггер 17 готов зафиксировать следующее требование процесса записи, которое появится после накопления следующей группы из восьми отсчетов входного видеосигнала во входном регистре 2,

В режиме записи входного видеосигнала элементы И 38 и 39 заперты низкими уровнями сигналов на втором и третьем выходах блока 36 постоянной памяти, поэтому на первом и шестом выходах формирователя 22 сигналов нет.

Описанный процесс записи повторяется для каждой группы из восьми отсчетов входного видеосигнала в течение всей активной части кадра.

В процессе вывода из входного видеосигнала передаваемой в нём дополнительной информации, которая может занимать одну или несколько строк, на девятый внешний вход постпает от генератора СИ входного видесигнала импульс начала передачи дополнительной информации. На десятый внешний вход поступает от того же генератора импульс конца передачи дополнительной информации. Дополнительная информация передается во входном видеосигнале во временном промежутке между моментами поступления этих импульсов,

В случае отсутствия дополнительной информации во входном видеосигнале четвертый триггер 20 имеет на выходе нулевое состояние и первый блок 23 постоянной памяти выдает последовательность адресов записи входного видеосигнала в адресном пространстве телевизионного кадра узла 7 памяти.

В случае передачи дополнительной информации во входном видеосигнале

импульс начала передачи дополнительной информации поступает с девятого внешнего входа на первый-вход четвертого триггера 20, переводит его в единичное состояние, сигнал с его выхода поступает на старший адресный разряд первого блока 23 постоянной .памяти и переключает его адресное пространство, которое начинает вы- дава±ь последовательность адресов записи в адресном пространстве хра- нения дополнительной информации узла 7 памяти синхронно с изменением состояний на выходе счетчика 12, куда и записывается поступающая допол нительная информация.

В момент окончания передачи дополнительной информации импульс конца передачи дополнительной информации поступает с десятого внешнего входа на второй вход четвертого триггера 20, возвращает его в нулевое состояние, тем самым производится обратное переключение адресного пространства для дальнейшей записи входного видеосигнала в адресное пространство телевизионного кадра.

Возможно выделение дополнительной информации как из строк кадрового гасящего импульса, так и из строк

0

5

0

5

0

5

0

5

0

5

активHoii части кадра. В случая передачи дополнительной информации в строках активной части калра при воспроизведении записанного в узле 7 памяти телевизионного кадра в тех строках, в которых в текущем кадре видеоинформация была потеряна вследствие передачи в этих строках дополнительной информации, воспроизводится видеоинформация из соответствующих строк предыдущего по времени кадра, ранее записанного в узле 7 памяти. Это гарантирует хорошее качество восстановленного изображения вследствие сильной корреляции между собой соседних по времени ТВ-кадров. После того, как выделенная дополнительная информация запишется в узле 7 памяти, она извлекается оттуда в реж1тме прямого доступа по считыванию от внешнего устройства.

В процессе считывания выходного видеосигнала кадровый СИ (фиг. 5з) поступает от генератора синхроимпульсов вьрсодной развертки с четвертого внешнего входа на синхровходы третьего и четвертого счетчиков 13 и 14 и устанавливает их в нулевое состояние. В момент окончания кадрового СИ, которое опережает начало активной части кадра выходного видеосигнала на шестнадцать периодов СИ отсчетов выходного видеосигнала (фиг. 5з, л), третий счетчик 13 начинает считать по модулю восемь синхроимпульсы отсчетов, поступающие на его тактовый вход с пятого внешнего входа от того же генератора. После поступления первых восьми СИ отсчетов сигнал с выхода счетчика 13 поступает на первьй вход триггера 18 в качестве сигнала требования процесса считывания выходного видеосигнала и устанавливает его в единичное состояние. Поскольку требование процесса считывания обла- наивысшим приоритетом, то формирователь 22 в ближайшем цикле обращения к узлу 7 памяти начинает считывание из него группы отсчетов выходного видеосигнала.

В начале цикла обращения сигналом начала цикла состояния триггеров 17- 19 переписьшаются в триггеры 33-35, после чего на выходы формирователя 22 подаются управляющие сигналы, задающие режим считывания из узла 7 памяти отсчетов выходного видеосигнала. На третьем и четвертом выходах

После завершения считывания восьми отсчетов из узла 7 памяти, при котором сигнал смены разрядов адреса, поступающий на третий тактовьп1 вход коммутатора 15 адресов, и синхросиг

налы, поступающие на первый групповой вход узла 7 памяти, выполняют ту же функцию, что и при выполнении цикла записи, тактовьв импульс конца обращения (фиг. 4д) проходит через элемент И 38, которьп приоткрыт высоким уровнем сигнала на втором выходе блока 36 постоянной памяти, на первый выход формирователя 22. С этого выхода тактовый импульс конца обращения поступает на тактовый вход выходного буферного регистра 8 и записывает в него восемь отсчетов, считанных из узла 7 памяти. Этот же импульс поступает на тактовый вход четвертого счетчика 14 и увеличивает его состояние на единицу, устанавливая тем самым на выходе второго блок 24 постоянной памяти новый адрес для считьгоакия следунлцей группы отсчетов в следующем цикле считывания. Одно- временно этот же импульс поступает на второй вход триггера 18 и сбрасы- |вает его в нуль, что означает выпол- Iнекие требования процесса считывания После того, как счетчик 13 отсчитает вторые восемь СИ отсчетов, следующих по окончании кадрового СИ, импульс с выхода счетчика 13 снова устанавливает триггер 18 в единичное состояние для считывания следующей группы отсчетов. Одновременно в выходной регистр 9 переписываются параллельно восемь отсчетов из выходного буферного регистра 8, после чег синхронно с СИ отсчетов, поступающими на первый тактовьп вход регистра 9 и ЦАП 10, эти отсчеты последоватеп0

591

5

0

5

16

но П1лд1)иглются из н 1ходнпго регистра 9 и преобразовываются R анштогоньп видеосигнал.

К моменту, когда последний восьмой отсчет выдвинется ич выходного регистра 9, в выходном буферном регистре 8 хранится группа следующих восьми отсчетов, считанных из .узла 7 памяти, которая переписывается в выходной регистр 9 после выхода из него последнего восьмого отсчета. Таким образом обеспечивается непрерывная последовательность видеосигнала на выходе ЦАЛ 10.

Последовательность сигналов с-выхода третьего счетчика 13 показана на фиг. 5и. Вьпсодной буферный регистр 8 хранит группу отсчетов между моментами окончания цикла считьшания и начала развертки этой группы отсчетов в выходном регистре 9 (фиг. 5к, л). Последовательность состояний счетчика 14 показана на фиг. 5м, где п - номер самой последней группы отсчетов н активной части кадра выходного видеосигнала.

В процессе ввода дополнительной информации в выходной видеосигнал кадровый СИ поступает с четвертого внешнего входа на синхровход пятого счетчика 27 И на первый вход пятого триггера 26, который представляет собой R-вход, и устанавливает -их в нулевое состояние.

На втором групповом входе блока 25 сравнения с двенадцатого внещнего входа устанавливается номер строки видеосигнала, в которую необходимо ввести дополнительную информацию. Выход блока 25 сравнения соединен с информационным входом триггера 26, представляющим собой D-вход. Тактовый вход пятого счетчика 17 соединен с тактовым вхадом пятого.триггера 26. После окончания кадрового СИ пятый счетчик 27 начинает считать строчные СИ, поступающие с одиннадцатого внещнего входа, изменяя свое -- состояние в момент фронта строчного СИ. На выходе пятого счетчика 27 устанавливается номер текущей строки выходного видеосигнала, который поступает на первьй групповой вход блока 25 сравнения.

Блок 25 сравнения сравнивает номер текущей строки с установленным на его втором входе. Если они не равны, то на выходе блока 25 сравнения - нуль.

0

5

40

45

55,

10

15

20

25

который сплдом строчиог о СИ, поступившим на тактов1, вход триггера 26, перезаписьи5ается в пего. т.е. па выходе триггера 26 остается прежпее, нулевое состояпие. Когда после прихода очередного фронта строчного СИ номер текущей строки па выходе счетчика 27 станет равным установленному на двенадцатом внешнем входе, на выходе блока 25 сравнения устанавливается единица, которая спадом строчного СИ переписывается в триггер 26. Это единичное состояние на выходе триггера 26 удерживается до конца текущей строки.

Единичный сигнал с выхода триггера 26 поступает на тактовьй вход второго блока 24 постоянной памяти, пред- ставляющий собой старший адресный разряд, и переключает его адресное пространство, в результате чего оно начинает выдавать последовательность адресов считывания в адресном пространстве хранения дополнительной информации узла 7 памяти синхронно с изменением состояний на выходе счетчика 14, откуда считывается дополнительная информация, записанная туда ранее в режиме прямого доступа по за- JQ писи.

Считываемая дополнительная информация поступает по той же цепи, что и считываемьпЧ выходной видеосигнал, на выход ДАЛ 10. Таким образом производится ввод дополнительной инфор- нации в заданную строку выходного видеосигнала.

После окончания заданной текущей строки на выходе блока 25 сравнения устанавливается нуль, триггер 26 возвращается в нулевое состояние, второй блок 24 постоянной памяти переключается обратно и продолжает выдавать последовательность адресов считьшания выходного видеосигнала.

Процесс прямого доступа в узел 7 памяти осуществляется в двух режимах: доступ по записи и доступ по считыванию.

При появлении необходимости пря- мо Го доступа в узел памяти от внешнего устройства с седьмого внешнего входа поступает импульс требования (ТРБ ПД) на первьп вход триггера 19 и устанавливает его в единичное состояние, С шестого пнешнего входа на четвертый вход формирователя 22 сигналов приоритета поступает сигнал.

35

40

45

50

55

10

15

20

25

JQ

5

0

5

0

5

(шределяющий свсим урс впем режим прямог о доступа по записи или по счи- тътлтт (Зп/Сч).

Требование процесса прямого доступа имеет самьп низкий приоритет,

поэтому оно выполняется в том цикле Iобращения к узлу 7 памяти, к началу которого отсутств тот требования других процессов, т.е. к началу которого триггеры 17 и 18 находятся в нулевом состоянии, Дпя включения процесса прямого доступа формирователь 22 в начале цикла обршцения устанавливает на своих третьем и четвертом выходах сигналы, переключающие коммутатор 15 адресов в режим соединения второго группового входа узла 7 памяти с восьмым внешним входом, на котором устанавливается адрес, по которому необходимо произвести обращение процесса прямого доступа (Адрес ПД). Дополнительный коммутатор 4 сигналом с четвертого выхода формирователя 22 устанавливается в режим соединения группового информационного входа регистра 6 перезаписи с тринадцатым внешним входом, на котором устанавливается информация, записьгеае- мая в режиме прямого доступа по записи.

Сигнал с третьего выхода формирователя 22 поступает на тактовый вход узла 7 памяти и устанавливает его, в зависимости от сигнала на шестом внешнем входе, либо в режим считьгоа- ния, либо в режим записи.

Сигнал смены разрядов адреса, поступающий на третий вход коммутатора 15 адресов, и синхросигналы, поступающие на первьш групповой вход узла 7 памяти, выполняют ту же функцию, что и в описанных процессах.

В случае, если выполняется процесс прямого доступа в режиме записи, тактовый импульс начала обращения с второго выхода формирователя 22 поступает на тактовый вход регистра 6 перезаписи и записывает в него информа-: цию, установленную на тринадцатом внешнем входе. Сразу после этого начинается цикл записи в узел 7 памяти,

В случае, если выполняется процесс прямого доступа в режиме считьгаания, в узле 7 памяти выполняется цикл считывания, после чего считанная информация поступает на- третий внешний выход.

В конце цикла обращенич тлктппый импульс конца ц ткJIa обращения поступает с шестого выхода формирователя 22 на BTOpofi вход триггера 19, сбрасывая его в нулевое состояние, а также на второй внешний выход (Сброс ПЦ), что означает выполнение требования процесса прямого доступа.

Таким образом, преобразователь телевизионных стандартов позволяет: сократить затраты на разработку нестандартных телевизионных систем путем использования в них узлов стандартных телевизионных систем, под- ключаемых через этот преобразователь сократить затраты на разработку те- :левизионных систем путем совмещения функций преобразования параметров ТВ- кадра и функций ввода-вывода дополни- тельной информации; сократить полосу канала, требуемую для передачи ТВ- сигнала улучшить качество субъективного восприятия изображения после выделения дополнительной информа- ции из строки активной части кадра путем восстановления в этой строке видеоинформации из одноименной строки пpeдыдya eгo кадра.

Формула изобретения

5 0 5

0

. д j 0 j

TaKTCiHMii пход трстьегп гчетчяка сой- линей с тактонып nxtinoM ЦЛП и первым тактовым входом Гхчока памяти и является пятым входом преобразователя телевизионных стандартов, групповой ныход блока управления соединен с первым групповым входом блока памяти, rpynnonoii выход коммутатора адресов - с вторым групповым входом блока памяти, выход третьего счетчика - с вторым тактовым входом блока памяти, выход первого счетчика - с синхро- входами первого триггера и входного буферного регистра, отличающийся тем, что, с целью увеличения рабочего диапазона частот входной и выходной разверток преобразуемых телевизионных сигналов за счет устранения зависимости верхней границы рабочего диапазона входной развертки от мгновенной частоты выходной развер1 ки, введены три триггера, формирователь сигналов приоритета, два счетчика, два блока постоянной памяти, генератор импульсов и дополнительный коммутатор, при этом групповой выход входного буферного регистра через дополнительньп1 коммутатор соединен с третьим групповым

входом блока памяти, к третьему тактовому входу которого подключены тактовые входы второго триггера и четвертого счетчика, а также перчый выход формирователя сигналов приоритета, второй выход которого соединен с четвертым тактовым входом блока памяти, третий выход формирователя сигналов приоритета соединен с пятым тактовым входом коммутатора адресов, второй тактовый вход которого подключен к тактовому входу дополнительного коммутатора и четвертому выходу формирователя сигналов приоритета, пятый выход формирователя сигналов приоритета соединен с тактовыми входами первого триггера и второго счетчика, первый выход блока управления подключен к третьему тактовому входу коммутатора -адресов, второй, третий, и четвертый выходы блока управления соединены соответственно с первым, вторым и третьим входами формирователя сигналов приоритета, четвертый вход которого является шестым входом преобразователя телевизионных стандартов, вход блока управления соединен с выходом генератора импульсов, пятый вход формирователя сигналов

- 15

.присфитета подключен к выхсду первого триггера, шестой вход - к выходу третвег о триггера, парный вход которого являегся седьмым входом преобразователя телевизионных стандартов, а второй вход третьего триггера соединен с шестым выходом формирователя сигналов приоритета и является вторы выходом преобразователя телевизионны стандартов, седьмой вход формирователя сигналов приоритета подключен к выходу второго триггера, групповой выход второго счетчика соединен через первый блок постоянной памяти с первым групповым входом коммутатора адресов, второй групповой вход кото- рого является восьмым входом преобразователя телевизионных стандартов, тактовый вход первого блока постоянной памяти соединен с выходом четвертого триггера, первый и второй входы которого являются соответственно девятым и десятым входами преобразователя телевизионных стандартов, синхровход пятого триггера соединен с синхровхо- дом третьего, четвертого и пятого счетчиков, тактовый вход пятого счетчика соединен с тактовым входом пятого триггера и является одиннадцатым входом преобразователя телевизионных стандартов, групповой вь1ход пятого счетчика соединен с первым групповым входом блока сравнения, второй групп повой вход которого является двенадцатым входом преобразователя телевизионных стандартов, выход блока сравнения через пятый триггер соединен с тактовым входом второго блока пос- .тоянной памяти, групповой вход которого соединен с групповым выходом чет четвертого счетчика, а групповой выход второго блока постоянной памяти подключен к третьему групповому входу коммутатора адресов, причем вы- ход третьего счетчика соединен с синхровходом второго триггера, второй групповой вход дополнительного коммутатора является тринадцатым входом преобразователя телевизионных стандартов, а второй групповой вьпсод блока памяти - третьим выходом преобразователя телевизионных стандартов .

g 5 0 5 0 5

5

0

и третьего триггеров являются пятым, седьмым и шестым внешними входами формирователя сигналов приоритета соответственно, вторые их входы соединены между собой и являются первым внешним входом формирователя сигналов приоритета, выходы первого, второго и третьего триггеров подключены соответственно к первому, второму и третьему входам блока постоянной памяти, четвертый вход которого является четвертым внешним входом формирователя сигналов приоритета, с первого по четвертый выходы блока постоянной памяти соединены соответственно с первыми входами с первого по четвертый элементов И, выходы которых являются соответственно вторым, первым, шестым и пятым внешними выходами формирователя сигналов приоритета,второй вход первого элемента И является третьим внешним входом формирователя сигналов приоритета, вторые входы второго, третьего и четвертого элементов И соединены между собой и являются вторым внешним входом формирователя сигналов приоритета, пятый и шестой выходы блока постоянной памяти - соответственно четвертым и третьим внешними выходами формирователя сигналов приоритета.

ll

p tie

SI

Sy«G

1

(j tj

.11

g

Ill-s

rl

5

jr

7

cs

Й

iLi

«3 5 S.

§

.«Й

.1

fD

lit

% u

J §

i

v

1

.«Й

S

0

«

Фиг.З

период tfu/f/ra

ипоминаюи его ycmpoucmia Фиг.

Начало ttumitlHfu части кадра

-If

fOHtu ufmulncu части каЗрл

XtMfu aifmulHtu части хадра

п- п ri l n J

&

I 6

t

I

P

.8

Второй групповой, бход

Фиг. 9

150659

АЮ АО

All iz

DC

m

IW

V/o

V/1

n

11

ModyMj

16

7/

модул г

76

76

//

Modt/ffbiB

16

Фиг.ю

Редактор О.Юрковецкая

Составитель О.Канатчикова

Техред М.Ходанич, Корректор В.Кабаций

Заказ 5449/57

Тираж 626

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035 Москва, Ж-35, Раушская наб., д. А/5

фиг. л

Подписное