Устройство для моделирования упругого гистерезиса Советский патент 1988 года по МПК G06G7/48 

00

со

ц

со

.iU

О5

Изобретение относится к аналоговой вычислительной технике.

Цель изобретения - повышение точности моделирования.

На чертеже представлена функциональная схема устройства для моделирования упругого гистерезиса.

Устройство содержит операционный усилитель (ОУ) 1, первый ключ 2, ключ 3 сброса, второй ключ 4, первый масштабньй резистор 5, интегрирующий конденсатор 6, блок 7 нелинейности, сумматор 8 с запоминанием, аналоговый запоминающий блок 9, второй и третий масштабные резисторы 10 и 11, блок 12 фиксации нуля, управляемый источник 13 напряжения, цепь 14 управления сумматором с запоминанием, элемент 15 задержки.

Сумматор 8 с запоминанием содержит ОУ 16, конденсатор 17, масштабный резистор 18, ключ 19, два форсирующих звена 20 и 21, каждое из которых содержит параллельно включенные резистор 22 и конденсатор 23. Аналоговый запоминающий блок 9 содержит ОУ 24, конденсатор 25, масштабный резистор 26, ключ 27, форсирующее звено 28, состоящее из параллельно соединенных резистора 29 и конденсатора 30. Элементы 1,5 и 6 представляют собой интегратор 31. Кроме того, устройство содержит блок 32 выделения модуля, инвертор 33, ключ 34 и блок

35 выделения знака входного сигнала, состоящий из ОУ 36, элемейта 37 ограничения, реле 38 и масштабного резистора 39.

Устройство реализует аналоговую модель упругого гистерезиса в виде

Изобретение относится к аналоговой вычислительной технике. Цель изобретения - повышение точности моделирования упругого гистерезиса при циклических деформациях за счет устранения неидентичности воспроизведения нисходящей и восходящей ветвей петли гистерезиса. Для этого в устройство дополнительно введены, блок вьеделеиия модуля, инвертор, блок выделения знака входного сигнала и ключ. Введение блока .выделения модуля позволяет настраивать блок нелинейности только на воспроизведение положительной ветви экспериментальной функции. В зависимости от знака входного сигнала напряжение с выхода блока нелинейности с помощью ключа подается на вход сумматора с запоминанием либо со своим знаком, либо через инвертор с противоположным знаком. Управление работой ключа осуществляется от блока выделения знака входного сигнала. 1 ил. i СЛ

Г (f ) -sign i , to t t, ; liCt) - 2f(l/2 lEI )-sign i,

где I I - модуль приращения деформации конструкции.

j Весь процесс моделирования петли гистерезиса состоит из трех основных этапов: моделирование начального участка петли, моделирование нисходящей ветви, моделирование восходящей ветви.

Устройство работает следующим образом .

Исходное состояние схемы устройства соответствует этапу моделирования начального участка петли.

В исходном положении ключи 2,3 и 27 разомкнуты, а ключи 4 и 19 замкнуты. При этом коэффициент передачи интегратора 31 и коэффициент передачи по первому входу сумматора 8 с запо- минанием равны единице. Напряжение на выходе ОУ 36 блока 35 выделения знака входного сигнала равно нулю и реле 38 обесточено, а его контакты (ключ 34) нормально замкнуты. Настройка элемента 37 ограничения в цепи обратной связи ОУ 36 обеспечивает появление напряжения на выходе усилителя только при отрицательном входном сигнале.

Напряже ние, пропорциональное скорости деформации t , поступает на вход ОУ 1 через масштабный резистор 5 в блок 12 фиксации нуля и в блок

(1)

0

5

0

З 5

0

35 выделения знака входного сигнала. Напряжение, отражающее изменение деформации, с выхода интегратора 31 поступает в блок 32 выделения модуля, с выхода которого модуль приращения деформации | | подается на вход блока 7 нелинейности. Блок нелинейности настраивается на воспроизведение только положительной ветви функции f(O С выхода блока нелинейности снимается напряжение, пропорциональное f(). Это напряжение всегда будет положительным. Так как начальный участок воспроизводится при 0, напряжение с выхода блока 7 нелинейности, знак которого совпадает со знаком входного сигнала, через нормально замкнутый ключ 34 поступает на первый информационный вход сумматора 8 с запоминанием. На третий вход сумматора 8 подается напряжение с выхода блока 9. В начальный момент времени на выходе аналогового запоми- наЪщего блока 9 напряжение равно нулю, поэтому выходное напряжение сумматора пропорционально значению функции f(). Первый этап моделирования заканчивается в момент t, когда 0.

Для перехода от моделирования начального участка петли к моделированию нисходящей ветви необходимо в

определенной последовательности с помощью цепей управления произвести переключения в схеме устройства.

В момент t t

, по сигналу цепи

14 управления сумматором ключ 19 размыкается. При этом вход ОУ 16 сумматора с запоминанием отключается от его входных цепей, в результате чего сумматор 8 переводится в режим запоминания сигнала, который находился на выходе усилителя по окончанию предыдущего этапа моделирования. По сигналу с выхода элемента 15 задержки Замыкается ключ 3, и напряжение на выход е интегратора 31 становится равным нулю. Одновременно замыкается ключ 27. При этом вход ОУ 24 соединяется с его выходной цепью, превращая блок 9 в масштабное звено. На выходе ОУ 24 появляется напряжение, равное напряжению на выходе ОУ 16. Одновременно с этими переключениями происходит перестройка входных цепей интегратора 31 и сумматора 8 с запоминанием. По сигналу от управляемого источника 13 напряжения ключ 2 переключает коэффициент передачи интегратора 31, устанавливая его равным 1/2, а ключ 4 устанавливает коэффициент передачи по первому входу сумматора 8 с запоминанием, равным двум. Эти новые значения коэффициентов переда- 1и сохраняются в течение, всех последующих этапов моделирования. Синхронизация работы всех цепей управления осуществляется по сигналам с блока 12 фиксации нуля.

В момент времени t t, по сигналу t tO производится возврат схемы в ра бочее состояние для моделирования нисходящей ветви петли. Эти обратные переключения в схеме устройства также производятся в определенной последовательности. Сначала размьп аются ключи 3 и 27. При этом в исходное состояние возвращаются интегратор 31 и блок 9, на выходе которого теперь хранится конечный результат предыдущего этапа моделирования. После этого замыкается ключ 19, ив исходное состояние - режим суммирования - возвращается сумматор 8 с запоминанием. Так как моделирование этого этапа происходит при ;0, необходимо изменить знак сигнала, поступающего с выхода блока 7 нелинейности на первый информационный вход сумматора 8. При 0 на выходе ОУ 36 блока вьще

ления знака входного сигнала появляется напряжение, которым запитывает- ся реле 38. Контакты реле 38 (ключ 34) размыкаются. При этом первый информационный вход сумматора 8 подключается к выходу инвертора 33, назначение которого изменять знак сигнала, поступающего с выхода блока 7 нелинейности.

Этап моделирования нисходящей вет5

5

0

0

Q

5

5

0

5

2

ви длится до момента времени t t когда снова t ,

При t tj происходит переход от моделирования нисходящей ветви к моделированию восходящей ветви петли, который проводится в той же последовательности, что и переход к предыдущему этапу. Поскольку моделирование восходящей ветви проводится при , напряжение на выходе ОУ 36 блока 35 выделения знака вновь становится равным нулю, реле 38 обесточивается и ключ 34 замыкается. Снова выход блока 7 нелинейности подключается непосредственно к первому информационному входу сумматора 8 с запоминанием.

Заключительный этап - моделирование восходящей ветви - длится до момента t t,j , при котором вновь 0.

Формула изобретения

Устройство для моделирования упругого гистерезиса, содержащее операционный усилитель, в цепь обратной связи которого включены параллельно соединенные интегрирующий конденсатор и ключ сброса, первый и второй масщтабные резисторы, первые выводы которых обьединены и являются входом устройства, первый ключ, информационный вход которого подключен к второму выводу первого масштабного резистора, выход первого ключа и второй вывод второго масштабного резистора объединены и подключены к входу операционного усилителя, последовательно соединенные блок фиксации нуля и и управляемый источник напряжения, выход которого подключен к управляющему входу первого ключа, вход блока фиксации нуля подключен к входу устройства, блок нелинейности, сумматор с запоминанием, выход которого является выходом уст{1ойства, последовательно соединенные цепь управления сумматором с запоминанием и элемент

задержки, последоват ьно соединенные третий масштабный резистор и второй ключ, аналоговый запоминающий блок, выход второго ключа подключен к первому информационному входу сумматора с запоминанием, выход которого соединен с информационным входом аналогового запоминающего блока, выход которого под|рпючен к второму ин- формационному входу сумматора с запоминанием, управляющие входы аналогового запоминающего блока и ключа сброса объединены и подключены к выходу элемента задержки, управляющий вход второго ключа подключен к выходу управляемого источника напряжения, управляющий вход сумматора с запоминанием подключен к выходу цепи управления сум атором с запоминанием, о т- личающееся тем, что, с

целью повышения точности моделирования , в него введены блок выделени модуля, инвертор, блок выделения знака входного сигнала и третий ключ, причем вход блока вьзделения модуля соединен с выходом операционного усилителя, а выход подключен к входу блока нелинейности, выход которого соединен с входом инвертора и первьм информационным входом третьего ключа, второй информационный вход которого подключен к выходу инвертора, выход третьего ключа соединен с третьим ин- бормах ионным входом сумматора с запоминанием и вторым выводом третьего масштабного резистора, управляющий вход третьего ключа подключен к выходу блока выделения знАка входного сигнала, вход которого подключен к входу устройства.