Устройство отображения информации Советский патент 1988 года по МПК G06F3/14 

Изобретение относится к вычисли- 1 ельной технике и может быть исполь- а|овано при разработке автоматизиро- EJaKHbix рабочих мест отладки микро- г|роцессорной техники.

Цель изобретения - повышение про- зводительности устройства за счет свобождения процессора от периоди- еского опроса измерительных прибо-

)ОВ.

На фиг.1 показана структурная ;хема устройства; на фиг.2 - струк- урная схема синхронизатора изображения; на фиг.З - структурная схема элока памяти изображения; на фиг.4 - зариант формата изображения.

Устройство содержит процессор 1, Злок 2 системной памяти, блок 3 вво- ;а-вывода, блоки 4 ввода, синхрони- затор 5 изображения, знакогенератор э, блок 7 памяти изображения, блок 8 памяти адресов, ключ 9, дешифратор 10 знакоместа.

Блок 2 системной памяти предназ- начен для хранения программ для процессора 1 и промежуточных данных, вьграбатываемых и используемых процессор ом 1.

Синхронизатор 5 изображения пред- назначен для выработки синхроимпульсов и адресных сигналов, позволяющих периЬдически регенерировать информа- цшо на экране устройства отображения Знакогенератор 6 преобразует код сим вола в последовательность бит, позво |ляющих создать изображение символа |на экране устройства отображения. I Блок 7 памяти изображения предназначен для хранения кодов символов, регенерируемых На экране устройства отображения, блок 8 памяти - для хранения адресов устройств источников кодов отображаемых символов.

Блоки 4 ввода предназначены для передачи от измерительных приборов в микропроцессорную систему информации, которая должна быть отображена на экране устройства отображения. Ключ 9 пропускает информацию с выход блока 7 памяти изображения на вто- рую шину данных только в определенные моменты времени. Дешифратор 10 знакоместа определяет наличие на выходе блока В адреса блока 7 памяти изображения.

Синхронизатор 5 изображегшя содержит генератор 11 тактовых импульсов, счетчик 12 точек, с -гетчпк 13 знако

0

5

.

0 5

0

5

мест, счетчик 14 линий символа, счетчик 15 строк символов. Выходы 16-19 синхронизатора 5 являются вторым выходом синхронизатора 5. Выход 18 соединен со старшим разрядом выхода счетчика 12. Выходы 18, 20 и 21 синхронизатора 5 являются первым выходом синхронизатора 5.

Блок- 7 (8) памяти изображения содержит коммутатор 22 адреса, элемент И 23, дешифратор 24, регистр 25, схему 26 памяти, элемент НЕ 27, регистр 28, шинный формирователь 29, вход-выход 30 являющийся информационным входом-выходом, вход 31; являющийся управляющим входом, входы 32 и 33, являюш Iecя первым и вторым адресными входами , выход 34.

Блок 7 памяти изображения одну половину времени обслуживает шину отображения (второй адресный вход), а другую половину времени - обшую шину Это определяется сигналом на линии старшего разряда входа 33, который в первой половине временного интервала отображения линии символа имеет значение О, что обуславливает прохождение информации с первого входа коммутатора 22 на его выход, . блокировку элемента И 23 и регистра 28, запись информации с выхода схемы 26 памяти в регистр 25. Во второй половине временного интервала отображения линии символа сигнал на линии старшего.разряда номера точки имеет значение 1, что обуславливает прохождение информации с второго входа коммутатора 22 на его выход, блокировку регистра 25, разрешение работы элемента И 23, запись информации с выхода схемы 26 памяти в регистр 28,

При обслуживании шины отображения блок 7 памяти изображения может выполнять только операцию чтения. При этом с входа блока 7 памяти изобра- женил через коммутатор 22 на вход схемы 26 памяти поступает адрес ячейки памяти, на выходе схемы 26 памяти появляется хранящийся в этой ячейке код символа, который загружается в регистр 25 и поступает на выход блока 7 памяти изображения.

При обслуживании общей пины адрес ячейки памяти с первого входа блока 7 через коммутатор 22 поступает на первьй вход схемы 26 памяти. При появлении нд линиях 32 выбора кода выбора блока 7 памяти изображения на

выходе дешифратора 24 появляется сигнал, разрешающий работу элемента И 23 и шинного формирователя 29. Сигнал записи -с входа 31 при этом проходит через элемент И 23 на второй вход схемы 26 памяти. Сигнал чтения с входа 31 определяет направление прохождения информации через шинный формирователь 29. При выполнении опера- ции чтения сигнал на входе элемента И 23 имеет значение логического О, а на линии -чтения - логической 1. При этом информация с выхода схемы 26 памяти записывается в регистр 28 и с его выхода через шинный формирователь 29 поступает на информационный вход-выход блока 7 памяти изображения. При вьшолнении операции записи с информационного входа-выхода блока 7 памяти изображения информация через шинный формирователь 29 поступает на третий вход схемы 26 памяти и записывается в выбранную ячейку этой схемы.

Блок 8 памяти работает аналогичным образом.

Все поле 35 экрана устройства отображения делится на строки 36 символов, каждая из которых состоит из знакомест 37. Используется несколько стандартных форматов поля 35 экрана, например 24 строки символов по 80 знакомест в каждой, 32 строки символов по 64 знакоместа в каждой и др. Каждое знакоместо состоит из линий 38 символа, каждая из которых состоит из точек 39. Используется несколько стандартных форматов разложения символа, например 8 линий символа по 8 точек в каждой, 9 линий .символа по 7 точек в каждой и др.

Изображение одной точки кодируется одним битом, который имеет значение 1, если точка яркая, и О, если точка темная.

Описание изображения точка за точкой передается на блок отображения с выхода знакогенератора 6. Процесс передачи изображения периодически повторяется.

Устройство работает следующим образом.

Процесс отображения информации на экране индикатора состоит из двух фаз: формирования изображения, вьшол няемого под управлением процессора и регенерации изображения, выполняемой под управлением синхронизатора 5 изображения.

Фаза формирования изображения заключается в заполнении ячеек блока 7 памяти изображения и блока 8 памяти адресов, что необходимо для создания изображения на зкране индикатора. В этой фазе процессор 1, вьтолняя программу, хранящуюся в блоке 2 системной памяти, заполняет все ячейки блока 8 памяти адресов и необходимые ячейки блока 7 памяти изображения. Б-блоке 7 памяти изображения необходимо заполнить -только те ячейки, информация из которых будет отображаться на экране индикатора, т.е. те ячейки, которым соответствуют ячейки блока 8 памяти, хранящие адрес блока 7 памяти изображения.

Фаза формирования изображения состоит из чередующихся операций чтения и записи, выполняемых по общей шине.

Операции чтения используются для счи- тьшания программ из блока 2 системой памяти, операции записи - для заполнения блока 7 памяти изображения и блока 8 памяти. Выполнение операций чтения и записи одинаково для всех блоков, подключенных к общей 1Ш-1не.

Фаза регенерации изображения заключается в периодически повторяющейся передаче сформированного изображения на индикатор. Синхронизатор 5 изображения в цикле последовательно перебирает все адреса строк символов, номера линий символа, адреса знакомест и номера точек. Номера линий символов и номера точек с первого выхода синхронизатора 5 изображения поступают на вход знакогенератора 6. Адреса строк символов и адреса знакомест с второго выхода синхронизатора 5 изображения поступают на вторые адресные входы блока 7 памяти изображения и блока 8 памяти адресов и на первые адресные входы каждого из Р блоков 4 ввода. Получив очередные адрес строки символов и адрес знакоместа, блок 8 памяти адресов выставляет на свой выход хранящийся в соответствующей ячейке адрес блока 4 ввода - Источника кода символа, а блок 7 памяти изображения выставляет на свой выход код символа, хранящийся в соответствующей ячейке.

II

Адрес с выхода блока 8 памяти поступает на второй адресный вход каждого из Р блоков 4 ввода и на вход

дешифратора 10 знакоместа. Если адрес на выходе блока 8 соответствует адресу блока 7 памяти изображения, на выходе дешифратора 10 знакоместа появляется сигнал, открывающий ключ 9, и код символа с выхода блока 7 через ключ 9 поступает на вход знакогенератора 6. Если адрес на выходе блока 8 соответствует одному из Р блоков 4 ввода, сигнал на выходе дешифратора 10 не появляется и ключ 9 остается закрытьм. В то же время на вход знакогенератора 6 поступает код символа с выбранного блока ввода, т.е. с того блока 4 ввода, адрес которого совпадает с адресом на выходе блока 8. Знакогенератор -6 преобразуе код на входе, изображение символа точка за точкой выдается на выход знакогенератора 6.

Формула изобретения

ка ввода-вывода и блока памяти изображения, первьй выход синхронизатора изображения соединен с вторьш адресным входом блока памяти изображения, второй выход синхронизатора изображения соединен с входом синхронизации знакогенератора, отличающееся тем, что, с целью повыпения производительности процессора за счет освобождения его от периодического опроса измерительных приборов, в него введены юпоч, блок памяти адресов, дешифратор знакоместа,

причем адресный выход процессора соединен с первым адресным входом блока памяти адресов, информационный вход- выход процессора соединен с информационным входом-выходом блока памяти

адресов, управляющий вход которого соединен с управляющим выходом, первый выход синхронизатора изображения соединен с первыми адресными входами

Изобретение относится к вычислительной технике, к автоматизированным рабочим местам на основе микропроцессорных систем. Цель изобретения - по- вьшение производительности процессора за счет освобождения его от периодического опроса измерительных приборов. Процессор 1 в соответствии с программой, хранящейся в блоке 2 системной памяти, записьшает адреса источников отображаемых символов для каждого знакоместа в блок 8 памяти адресов. Синхронизатор 5 изображения задает номер текущего знакоместа, содержимое которого поступает с одного из блоков 4 ввода или из блока 7 памяти изображения через . ключ 9 на вход знакогенератора 6. При этом адрес источника отображаемого символа для текущего знакоместа поступает из блока 8 и распознается одним из блоков ввода либо дешифратором 10 знакоместа. Измерительные приборы подключаются к входам блоков ввода. Индикатор подключается к выходу знакогенератора 6. 4 ил. с Ё О 01 о | ел ф

с первого по Р-й блоков ввода и вто- Устройство отображения информации, 25 Рым адресным входом блока памяти адсодержащее процессор, синхронизатор изображения, знакогенератор, блок системной памяти, блок ввода-вывода, Р блоков ввода, блок памяти изображения, адресный выход процессора соеди- о рого соединен с управляющим входом

нен с адресными входами блока системной памяти, блока ввода-вывода и пер- вьм адресным входом блока памяти изображения, информационньй вход-выход процессора соединен с информационными входами-выходами блока системной памяти, блока ввода-вывода и блока памяти изображения, а управляющий выход соединен с управляющими входами блока системной памяти, бло35

ключа, выход которого соединен с вы ходами с первого по Р-й блоков ввод и информационным входом знакогенера тора, выход блока памяти изображени соединен с информационным входом кл ча, выход знакогенератора является выходом видеосигнала устройства, ин форинционные входы с первого по Р-й блоков ввода являются информационны ми входами устройства. 124ЛЯ

«2

ресов, выход которого соединен с вторыми адресными входами с первого по Р-й блоков ввода и адресным входом дешифратора знакоместа, выход кото5

ключа, выход которого соединен с выходами с первого по Р-й блоков ввода и информационным входом знакогенератора, выход блока памяти изображения соединен с информационным входом ключа, выход знакогенератора является выходом видеосигнала устройства, ин- форинционные входы с первого по Р-й блоков ввода являются информационными входами устройства. 124ЛЯ

Л

J5

lS2 30

ff

ItAJIf

J5

зв

Фиг.