Устройство для сравнения двоичных чисел Советский патент 1988 года по МПК G06F7/04 

|аь

Изобретение относится к автоматике и вычислительной технике и может быть использовано в многопроцессорных ЭВМ при реализации технических средств доступа процессоров и вводно-вьюодных устройств к разделяемым ресурсам (общим шинам ВВУ),.а также при создании аппаратных средств обработки статистической информации,

Цель изобретения - повышение быстродействия устройства.

На чертеже представлена функциональная схема предлагаемого устройства,

Устройство содержит регистры 1, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 2, элементы И-НЕ 3, элементы ИЛИ-НЕ 4, элементы ИЛИ 5, элемент И 6, вход 7 задания рё жима устройства, вход 8 сравниваемых двоичных чисел, информационные вьжоды 9 устройства, выход 10 индикации, тактовый вход 111, вход 12 задания режима,

Устройство работает следующим образом.

Перед началом работы в кольцевые регистры 1 сдвига со входов 8 устройства заносятся исходные двоичные числа, подлежащие сравнению. При поиске максимального числа на вход 7 задания режима устройства подается уровень лог,О, а при поиске минимального числа - уровень лог,,.

Устройство находит экстремальное (максимальное или минимальное) число за m тактов, где m - число разрядов регистров I,

В течение очередного 1-го такта где 1 { 1,.,„т j устройство анализи- рует (т-1 + 1)-е разряды сравниваемых чисел.

Рассмотрим режим поиска максимума, В этом режиме на входе 7 установлен нулевой уровень,

Допустим в 1-м такте работы устройства в (т - 1 + 1) разрядах сравниваемых двоичных Чисел имеются и нули и единицы,

В этом случае сигнал со старшего выхода i-ro регистра 1 совпадает с сигналом на выходе i-ro элемента ИСК- ЛЮЧАЮЩЕ ИЛИ 2, Так как на одном из старших выходов регистра 1 присутствовал сигнал лог. 1, то на выходе элемента И-НЕ 3 этого канала будет уровень лог,О, который постудит на первые входы всех элементов ШШ-НЕ А всех каналов, так как их входы соединены

Q

«

«

с

0

по принципу монтажной логики И, На обоих входах элементов ИЛИ-НЕ 4 каналов, в старших разрядах регистров 1 которых имеется сигнал лог.О, будут присутствовать нулевые сигналы. Следовательно на ввгходах элементов ИЛИ-НЕ А этих каналов появится сигнал лог,1 , который поступает на вход 12 выбора режима работы регистров

Допустим, что в 1-м такте работы выходы всех старших разрядов регистров 1 находятся в состоянии лог,1 (о). Тогда на входы всех элементов ШШ-НЕ 4 всех каналов поступят разноименные сигналы, т,ее на выходах . всех элементов ИЛИ-НЕ 4 группы будут нулевые уровни сигналов, которые не исключают регистры 1 из дальнейшего анализа,

В конце 1-го такта работы на синх- ровходы управления всех кольцевых регистров сдвига 1 подается тактовый импульс со входа 11, что приводит к циклическому сдвигу разрядов во всех регистрах, на входы 12 которых поступает сигнал лог,О, Те регистры 1, на входах которых присутствовал сигнал лог,1, будут обнулены. Таким образом, коды в регистрах 1, не являющиеся максимальными, будут сброшены и не будут влиять на последующий анализ,

Рассмотрим теперь режим поиска манимального кода, В этом режиме на входе 7 устройства имеется сигнал лог, 1, Если в этом режиме хотя бы в одном из. регистров присутствовал код нуля, то на выходе элемента ИЛИ этого канала, а значит, и на выходе 10 устройства установится нулевой сигнал. Этот нулевой сигнал исключает выработку тактовых импульсов на входах (не показано) и говорит о наличии в одном из регистров 1 нулевого кода. Если же ни в одном из регистров 1 не было нулевого кода, то устройство работает аналогично работе при поиске максимума с той лишь разницей, что элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 2 преобразует сигнал со старшего выхода регистра 1 своего канала в инверсный, В случае . наличия на старших выходах регистров 1 разноименных сигналов, те регистры, в котррых бьши единичные сигналы, бу дут обнулены. Это приведет к появлению лог, О на выходе элемента ИЛИ 5 соответствующего канала. Этот нулевой .сигнал с выхода ИЛИ 5 поступит на

первый вход элемента И-НЕ 3 канала и обеспечит наличие на его выходе единичного сигнала. Таким образом, при поиске минимума данный канал будет исключен из дальнейшего анализа. Устройство заканчивает свою работу после подачи т-го импульса со входа 11. При этом те регистры 1, в которых находились экстремальные числа, сохраняет их, а остальные будут обнулены (на выходах элементов ИЛИ 5 соответствующих каналов будут лог, О).

пит сигнал лог.о, который исключит содержимое регистра 1 из дальнейшего анализа. Во втором и третьем каналах на первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 2 поступят соответственно единичный и нулевой сигналы. Это приведет к появлению на выходе третьего элемента И-НЕ 3 сигнала лог,О, который 10 согласно связи по принципу монтажной логики И с в ыходами всех элементов И-НЕ 3 вызовет появление лог.О на первых входах всех элементов ИЛИ-НЕ Работу предлагаемого устройства 4 группы. На их вторые входы поступят

проиллюстрируем примером поиска мини- 15 соответственно единичный, единичньй

мума.,и нулевой сигналы. Поэтому только

Пусть устройство имеет три кольце- на выходе третьего элемента ИЛИ-НЕ 4

вых сдвиговых регистра 1, в которых будет нулевой сигнал. Следовательно,

находятся коды Р1 110, Р2 101, на входы 12 регистров 1 каналов поРЗ 100 (старший разряд, расположен-20 ступят соответственно, единичный,единич

ный слева, не записывается в нижйий

разряд регистра).

В первом такте работы на старших

выходах всех регистров 1 присутствуют

единичные сигналы. На выходах элемен-i 25 кода 100 третьего регистра 1 после

тов ИСКЛЮЧАЮЩЕЕ ИЛИ 2 присутствуют сдвига поступит на выходы 9 в третьем

нулевые сигналы.Так как ни в одном из

регистров 1 не было нулевого кода, то

на первые входы всех элементов И НЕ

3 группы поступают единичные сигналы, 30

На их вторые входы во всех каналах

поступят нулевые сигналы, что приведет

к появлению сигнала лог. I на первых

входах всех элементов ЮШ-НЕ 4, Эти

ный и нулевой сигналы.После прихода третьего тактового импульса по входу 7 устройства значения первого и второго регистров будут обнулены, а значение

канале. Таким образом, код 100 из всех кодов, поступивших на входы 8 устройства, является минимальным.

Формула изобретен, и, я Устройство для сравнения Двоичных чисел, содержащее п кольцевых регистров сдвига, где п - число сравниваступят соответственно, единичный,единич

ный и нулевой сигналы.После прихода третьего тактового импульса по входу 7 устройства значения первого и второго регистров будут обнулены, а значение

сдвига поступит на выходы 9 в треть

канале. Таким образом, код 100 из всех кодов, поступивших на входы 8 устройства, является минимальным.

Формула изобретен, и, я Устройство для сравнения Двоичных чисел, содержащее п кольцевых регистров сдвига, где п - число сравнива

Изобретение относится к автоматике и вычислительной .технике и может быть использовано в многопроцессорных ЭВМ при реализации технических средств доступа процессоров и вводно-вьтодных устройств к разделяемым ресурсам (общим шинам ВВУ), а также при создании аппаратных средств обработки статистической информации. Целью изобретения является повьппение быстродействия устройства для сравнения двоичных чиг1 сел. Устройство содержит регистры i, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 2, , элементы И-НЕ 3, элементы ИЛИ-НЕ 4, элементы ИЛИ 5, элемент И 6, Устройство обеспечивает совмещенный анализ одноименных разрядов сравниваемых чисел С формированием сигналов управления режимом кольцевых регистров сдвига каналов, | 1 ил. сл

единичные сигналы обеспечат на входах 5 емьтх чисел, п элементов ИЛИ, много12- всех регистров сигналы нулевых Зфовней, Тактовый импульс, пришедший со входа 7, произведет сдвиг кодов, во всех регистрах. Таким образом, во втором такте работы устройства на первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 2 соответственно первого, второго и третьего каналов поступят логические сигналы 1, О и О. Наличие на- входе 7 устройства сигнала лог. М обеспечит на выходах этих элементов соответственно логических сигналов О, 1 и 1, Эти сигналы вызовут появление одноименных сигналов на входах второго и третьего элементов ИЛИ-НЕ 4 и разноименных на входах первого элемента ИЛИ НЕ 4, Поэтому единичный сигнал сформируется только на выходе первого элемента ИЛИ-НЕ 4 группы и поступит на вход 12 первого регистра 1. После поступления, второго тактового импульса будет произведен сдвиг. Следовательно, на первый вход элемента И-НЕ 3 первого канала постувходовый элемент И, п элементов И-НЕ причем входы сравниваемых чисел устройства соединены с информационньми входами соответствующих кольцевых pe

40 гистров сдвига, синхровходы всех

кольцевых регистров сдвига подключен к тактовому входу устройства, выходы разрядов i-ro (i l,2,,,,,n) коль- цевого регистра сдвига подключены к

45 входам i-ro элемента ИЛИ и являются информационными выходами устройства, выходы элементов ИЛИ подключены к входам многовходового элемента И, выход которого является выходом инди

5Q кации устройства, о тличающе е с я тем, что, с целью повышения быстродействия в него введены п эле ментов ИСКЛЮЧАЮЩЕЕ ИЛИ, и п элементо ИЛИ-НЕ, причем выход старшего разряд

5g 1-го кольцевого регистра сдвига подключен к первому входу i-ro элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которог соединен с входом задания режима уст ройства, а выход - с первыми входами

входовый элемент И, п элементов И-НЕ,. причем входы сравниваемых чисел устройства соединены с информационньми входами соответствующих кольцевых per

гистров сдвига, синхровходы всех

кольцевых регистров сдвига подключены к тактовому входу устройства, выходы разрядов i-ro (i l,2,,,,,n) коль- цевого регистра сдвига подключены к

входам i-ro элемента ИЛИ и являются информационными выходами устройства, выходы элементов ИЛИ подключены к входам многовходового элемента И, выход которого является выходом инди.

кации устройства, о тличающе- е с я тем, что, с целью повышения быстродействия в него введены п элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, и п элементов ИЛИ-НЕ, причем выход старшего разряда

1-го кольцевого регистра сдвига подключен к первому входу i-ro элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с входом задания режима уст- ройства, а выход - с первыми входами

514100206

i-x элементов И-НЕ и ИЛИ-НЕ, выход всех элементов , выход i-ro

i-ro элемента ИЛИ соединен с вторымэлемента ИЛИ-НЕ соединен с входом

входом i-ro элемента И-НЕ, выходуправления режимом i-ro кольцевого

которого подключен к вторым входамрегистра сдвига.