Устройство измерения времени задержки включения компараторов напряжения Советский патент 1988 года по МПК G01R31/28 G04F10/00 

S

(Л

Од IND

оо

5

20

Устройство относится к электронной технике и может использоваться для измерения и контроля динамических параметров компараторов (времени задержки включения и выключения).

Целью изобретения является повышение точности измерения времени задержки включения (выключения) за счет устранения влияния задержек, вносимых формирователями и пороговым устройством, и привязки начала отсчета временного интервала к началу формирования восстанавливающего сигнала.

На фиг. 1 показана структурная схема устройства измерения времени задержки включения компараторов напряжения; на фиг. 2 - временные диаграммы, поясняю- 15 щие работу устройства; на фиг. 3 - структурная схема устройства управления.

Устройство измерения времени задержки включения компараторов напряжения состоит из блока 1 управления, задающего генератора 2, формирователей 3, 4 тестовых сигналов, входных клемм 5, 6 и выходных клемм 7, 8 для подключения исследуемого компаратора, блока 9 балансировки, блока 10 привязки уровня, переключателя 11, порогового блока 12, источника 13 опорного напряжения, RS-триггера 14, измерителя 15 временных интервалов.

Первый выход блока 1 управления соединен с входом задающего генератора 2, выход которого соединен с входами формирова- Q телей 3, 4 тестовых сигналов и S-входом RS-триггера 14, выход которого соединен с первым входом измерителя 15 вре.менных интервалов, а R-вход соединен с выходо.м порогового блока 12, первый в.ход которого соединен с выходом источника 13 опорного напряжения и выходом блока 10 привязки уров ня, а второй вход с выходом переключателя 11, первый вход которого соединен с выходной клеммой 7 для подключения исследуе.мо- го компаратора и первым входом блока 9 балансировки, а второй вход переключателя 11 соединен с второй выходной клеммой 8 и первым входом блока 10 пр,ивязки уровня, первый вход которого соединен с выходом формирователя 4 тестовых сигналов.

25

35

40

ка, подключенных к общим точкам диодов. Блок 10 привязки уровня состоит из транзисторов 22, 23, в эмиттерные цепи которых включены два источника 24, 25 тока, а между эмиттерами - первый резистор 26, в коллекторную цепь первого транзистора включен второй резистор 27 и подключен третий источник 28 тока.

Вычитающий измеритель 15 временных интервалов состоит из двух логических вентилей 29, 30, к одному из входов каждого вентиля подключен выход тактового генератора 31, к вторым - выход RS-триггера 14, а к третьим - выходы блока 1 управления; выход вентиля 30 подключен к суммирующему входу реверсивного счетчика 32, к вычитающему входу которого подключен выход вентиля 29, а выход счетчика подключен к индикатору 33.

Блок 1 управления (фиг. 3) состоит из тактового генератора 34, соединенного через вентиль 35 с синхровходом последовательно-параллельного регистра 36, на входы параллельной записи которого подан код начальной уставки, а вход управления режимом работы соединен с выходом старшего разряда, нулевой, первый и второй разряды соединены с выходами блока 1 управления и с входами формирователей 37, 38, выходы которых объединены через схему ИЛИ 39, выход которой через схему задержки 40 соединен с выходо.м блока, выход RS- триггера 41 соединен с вторым входом вентиля 35, на его S-вход подан сигнал «Пуск, а R-вход соединен с третьим разрядом регистра 36. Устройство содержит также опорные резисторы 42, 43.

Устройство работает следующим образом.

Вначале с помощью блока 9 автоматической балансировки, запускаемого сигналом с выхода блока 1 управления, балансируется исследуемый компаратор. При этом на его выходе устанавливается напряжение, равное Dorr. Затем в момент t, сигналом U., блока 1 управления переключатель 11 переводится в положение б и открывается вентиль 29 измерителя 15 временных интервалов. С задержкой С относительно фронта сигнала U

выход формирователя 3 тестовых сигналов 45 формируется на выходе блока 1 управления

соединен с входной клеммой 5 для подключения исследуемого компаратора, с выходом блока 9 балансировки, третий выход блока 1 управления соединен с вторым входом блока 9 балансировки, четвертый выход соединен с третьим входом измерителя 15 временных интервалов и третьим входом блока балансировки, а четвертый выход блока 1 управления - с четвертым входом измерителя 15 временных интервалов и четвертым входом переключателя 11.

Формирователи 3, 4 тестовых сигналов состоят из диодов 16-19, включенных по мостовой схеме, и двух 20, 21 источников то50

импульс запуска задающего генератора Ug. Импульс задающего генератора 2 запускает формирователь тестовых сигналов 3 и одновременно аналогичный дополнительный формирователь 4, с выхода которого снимается восстанавливающий сигнал Uj, . Формирователи имеют одинаковые задержки срабатывания IB, t. Фронтом сигнала и генератора 2 триггер 14 переводится в единичное состояние. Блок 10 привязки уров- 55 ня сдвигает уровень сигнала формирователя 4 Ug на величину Uon, что обеспечивает срабатывание порогового блока 12 при тех же условиях, которые даны в качестве от

0

5

Q

5

5

0

ка, подключенных к общим точкам диодов. Блок 10 привязки уровня состоит из транзисторов 22, 23, в эмиттерные цепи которых включены два источника 24, 25 тока, а между эмиттерами - первый резистор 26, в коллекторную цепь первого транзистора включен второй резистор 27 и подключен третий источник 28 тока.

Вычитающий измеритель 15 временных интервалов состоит из двух логических вентилей 29, 30, к одному из входов каждого вентиля подключен выход тактового генератора 31, к вторым - выход RS-триггера 14, а к третьим - выходы блока 1 управления; выход вентиля 30 подключен к суммирующему входу реверсивного счетчика 32, к вычитающему входу которого подключен выход вентиля 29, а выход счетчика подключен к индикатору 33.

Блок 1 управления (фиг. 3) состоит из тактового генератора 34, соединенного через вентиль 35 с синхровходом последовательно-параллельного регистра 36, на входы параллельной записи которого подан код начальной уставки, а вход управления режимом работы соединен с выходом старшего разряда, нулевой, первый и второй разряды соединены с выходами блока 1 управления и с входами формирователей 37, 38, выходы которых объединены через схему ИЛИ 39, выход которой через схему задержки 40 соединен с выходо.м блока, выход RS- триггера 41 соединен с вторым входом вентиля 35, на его S-вход подан сигнал «Пуск, а R-вход соединен с третьим разрядом регистра 36. Устройство содержит также опорные резисторы 42, 43.

Устройство работает следующим образом.

Вначале с помощью блока 9 автоматической балансировки, запускаемого сигналом с выхода блока 1 управления, балансируется исследуемый компаратор. При этом на его выходе устанавливается напряжение, равное Dorr. Затем в момент t, сигналом U., блока 1 управления переключатель 11 переводится в положение б и открывается вентиль 29 измерителя 15 временных интервалов. С задержкой С относительно фронта сигнала U

5 формируется на выходе блока 1 управления

0

импульс запуска задающего генератора Ug. Импульс задающего генератора 2 запускает формирователь тестовых сигналов 3 и одновременно аналогичный дополнительный формирователь 4, с выхода которого снимается восстанавливающий сигнал Uj, . Формирователи имеют одинаковые задержки срабатывания IB, t. Фронтом сигнала и генератора 2 триггер 14 переводится в единичное состояние. Блок 10 привязки уров- 5 ня сдвигает уровень сигнала формирователя 4 Ug на величину Uon, что обеспечивает срабатывание порогового блока 12 при тех же условиях, которые даны в качестве отсчетных для исследуемого компаратора. Пороговый блок 12 переходит в единичное состояние с некоторой задержкой tp, относительно момента равенства U9 Uon. Сигналом Ug сбрасывается в исходное состояние триггер 14. Таким образом, длительность импульса равна сумме задержек формирователя 4 (tp, tp,, ), порогового блока 12 (tj,,) и самого триггера tp tp,-Ь U,- Длительность импульса tj,,, преобразуется с помощью счетчика 32 измерителя 15 временных интервалов в дополнительный код за счет заполнения его через вентиль 29 импульсами тактового генератора 31 по вычитающему входу. После этого в .момент t сигналом и с вы.хода блока 1 управления переключатель 11 переводится в положение а и открывается вентиль 30 измерителя 15. Вновь запускается задающий генератор 2, на выходе формирователя 3 формируется тестовый сигнал Us (Uj - заданное значение перегрузки; , - значение восстанавливающего сигнала). По фронту сигнала U-u перебрасывается в единичное состояние триггер 14. Через переключатель 11 на вход порогового блока 12 подается выходное напряжение исследуемого компаратора U. При достижении равенства Uj U с задержкой UD срабатывает пороговый блок 12 и сбрасывается в исходное состояние триггер 14. При этом длительность импульса Uit, , сформированного триггером 14, равна сумме задержки времени включения исследуемого компаратора и задержек срабатывания формирователя и порогового блока tj,

,, .jDLH

-ftj, . Полученная длительность

импульса преобразуется измерителем в код за счет подсчета числа импульсов тактового генератора 31, поступающих через вентиль 30 на су.ммирующий вход счетчика 32. В результате в счетчик будет записан код, пропорциональный значению -t +tp +tji.h -Di.H Таким образом устраняется влияние погрешности ij) , определяемой задержками формирователя напряжения и порогового блока.

Схе.ма привязки уровня выполнена по схеме параллельно-балансного каскада на транзисторах 22, 23. В начальный момент сигналом 1)4 Uj, заперт транзистор 22. Транзистор 23 открыт, и с его коллектора снимается низкий уровень напряжения. При фор.мировании сигнала перегрузки в момент перехода сигнала через нулевой уровень начинает открываться транзистор 23 и запираться транзистор 22. За счет тока источника 28 растет напряжение на коллекторе. При равенства U UQH срабатывает пороговый блок 12. Использование в качестве транзисторов 22, 23 СВЧ транзисторов с граничной частотой 3 ГГц обеспечивает значение задержки, вносимой блоком 10 привязки уровня, не более 0,3-0,4 не.

Блок 1 управления формирует последовательность управляющих импульсов: сигнал управления блоком балансировки; сигнал управления переключателем и вентилем измерителя 15 временных интервалов U,; сигнал управления переключателем и вентилем устройства измерения сигнал запуска за- даюпгего генератора U,; сигнал сброса из- .мерителя временных интервалов Uu

10

Формула изобретения

1. Устройство измерения времени задержки включения компараторов напряжения, содержащее первый и второй опорные ре15 зисторы, первую и вторую входные и первую выходную клеммы для подключения исследуемого компаратора, переключатель, источник опорного напряжения, блок управления, первый выход которого соединен с вхо2п дом задающего генератора, выход которого соединен с входом первого формирователя тестовых сигналов, выход которого через первый опорный резистор соединен с общей щиной, блок ба.тансировки, первый вход которого соединен с первой выходной клем25 мой для подключения исследуемого компаратора, второй вход - с вторым выходом бло- ка управления, а выход - с первой входной клеммой для подключения исследуемого компаратора, RS-триггер, S-вход которого сое30 динен с выходом задающего генератора, R- вход - с выходом порогового блока, а выход - с первым входом измерителя временных интервалов, отличающееся тем, что, с целью повышения точности измере1П1я, в него введены второй формирователь тестовых

35 сигналов, блок привязки уровня, вторая выходная клемма для подключения исследуемого ко.мпаратора, выход задающего генератора соединен с входо.м второго формирователя тестовых сигналов, выход которого

Q соединен с первым входом блока привязки уровня, второй вход которого соединен с второй выходной кле.ммой для подключения исследуемого компаратора и первым входом переключателя, а выход - с вторым входом порогового блока и выходом источника опор45 ного напряжения, второй вход переключателя соединен с первой выходной клеммой для подключения исследуемого компаратора, третий выход блока управления соединен с третьим входом переключателя и вторым входом измерителя временных интервалов,

50 четвертый выход блока управления соединен с четвертым входом переключателя и третьи.м входом измерителя вре.менных интервалов, а пятый выход - с четвертым входом измерителя временных интервалов.

55 2. Устройство по п. 1, отличающееся тем, что измеритель временных интервалов содержит первый и второй логические вентили, реверсивный счетчик, генератор и индикатор.

выход генератора соединен с первыми входами первого и второго вентилей, вторые входы которых соответственно соединены с вторым и третьим входами измерителя временных интервалов, а выходы - соответственно с первым и вторым входами реверсивного счетчика, установочный вход которого соединен с четвертым входом измерителя временных интервалов, а выход соединен с входом индикатора.

Изобретение относится к области электронной техники. Устройство измерения времени задержки включения комиараторов напряжения содержит опорные резисторы 26, 27, переключатель 11, источник 13 опорного напряжения, блок 1 управления, задающий генератор 2, формирователи 3, 4 тестовых сигналов, блок 9 балансировки, RS-триггер 14, пороговый блок 12, блок 10 привязки уровня и измеритель 15 временных интервалов, содержаш.ий логические вентили 29, 30, тактовый генератор 31, реверсивный счетчик 32 и индикатор 33. Устройство имеет повышенную точность измерения времени задержки включения (выключения) за счет устранения влияния задержек. 1 з.п. ф-лы, 3 ил.

-jF- - V-J Z IV L--4/T

idt-yg