Устройство для синхронизации псевдослучайных сигналов Советский патент 1988 года по МПК H04L7/02 

ГчЭ

о

05

К)

Изобретение относится к области электросвязи. Цель изобретения -г повышение точности синхронизации. Для достижения цели в устр-во введены носледователь- но соединенные сумматор по модулю два 14, ключ 15, блок измерения 16 среднеквадратичного значения напряжения входного сигнала, запоминающий блок (ЗБ) 17, анализатор 18 отношения значений напряжений сигнала и шума и дополнительный блок 19 регулировки усиления, последовательно соединенные блок-23 запрета, блок измерения 24 среднеквадратичного значения напряжения входного сигнала, дополнительный вычитающий блок (ВБ) 25, последовательно соединенные блок задержки 20 и дифференцирующий блок (ДБ) 21, а также ДБ 22 и дополнительный у-ль 9 с регулируемым усилением. В момент t| ключ 15 открывается, а блок 23 закрывается. Через ключ 15 входной шум поступает на вход блока измерения 16. Это значение запоминается в ЗБ 17 при прохождении импульса с выхода ДБ 21, сформированного по переднему фронту задержанного импульса. Значение шума с выхода ЗБ 17 поступает на ВБ 25 и анализатор 18. На второй вход анализатора 18 поступает значение сигнала без шума, а на его выходе формируется отношение сигнал/п1ум, которое фиксируется блоком регулировки усиления 19 и воздействует на вход дополнительного у-ля 9, изменяя соответствующим образом его коэф. усиления. 2 ил. с (Л

Cpl/8.f

Изобретение относится к области электросвязи и может быть использовано в системах связи с подвижными объектами для синхронизации псевдослучайных сигналов и является усовершенствованием изобретения по авт. св. № 646452.

Целью изобретения является повышение точности синхронизации.

На фиг. 1 представлена структурная электрическая схема устройства для синхронизации псевдослучайных сигналов; на фиг. 2 - временные диаграммы сигналов, поясняющие работу устройства для синхронизации псевдослучайных сигналов.

Устройство для синхронизации псевдослучайных сигналов содержит коммутатор 1 режимов, перемножители 2 и 3, усилитель 4 с регулируемым усилением, вычитаюший блок 5, фильтр нижних частот (ФНЧ) 6, коммутатор 7, блок регулировки усиления 8, дополнительный усилитель 9 с регулируемым усилением, управляемый генератор 10, генератор 1 псевдослучайной последовательности (ПСП), анализатор 12, источник испытательного сигнала 13, сумматор 14 по модулю два, ключ 15, первый блок измерения 16 среднеквадратичного значения напряжения входного сигнала, запоминающий блок 17, анализатор 18 отношения значений наг1ряжений сигнала и щума, дополнительный блок регулировки 19 усиления, блок задержки 20, первый и второй

(фиг. 2ж) на управляющие входы ключа 15 и блока запрета 23.

Коммутатор 1 подключает к перемножителям 2 и 3 источник испытательного сиг5 нала 13, а коммутатор 7 подключает выход вычитающего блока 5 через блок регулировки усиления 8 к управляющему входу усилителя 4. Если имеется неидентичность в коэффициенте усиления в цепях перемно Q жителей 2 и 3, то выходное напряжение сигнала рассогласования в моменты ti и t2 отлично от нуля, благодаря чему осуществляется регулировка коэффициента усиления усилителя 4 до сведения неидентичности к нулю.

В момент ti ключ 15 открывается, а блок запрета 23 закрывается. Через ключ 15 входной шум поступает на вход первого блока измерения 16 (фиг. 2з). Это значение запоминается в запоминающем блоке

20 17 (фиг. 2л) при прохождении импульса с выхода первого дифференцирующего блока 21 (фиг. 2/с), сформированного по переднему фронту задержанного импульса (фиг. 2и). Значение шума с выхода запо минающего блока 17 поступает на вычитающий блок 25 и анализатор 18. В результате на второй вход анализатора 18 поступает значение сигнала без щума, а на его выходе формируется отношение сигнал/шум (фиг. 2н), которое во время прохождедифференцирующие блоки 21 и 22, блок за- :,, ния сигнала с выхода второго дифференпрета 23, второй блок измерения 24 среднеквадратичного значения напряжения входного сигнала, дополнительный вычитающий блок 25.

Устройство для синхронизации псевдоцирующего блока 22, сформированного по заднему фронту задержанного импульса (фиг. 2м), фиксируется дополнительным блоком регулировки усиления 19 и воздействует на вход дополнительного усилитеФормула изобретения

случайных сигналов работает следующим 35 , изменяя соответствующим образом его образом.коэффициент усиления.

Рассмотрим режим синхронизма, когда входная ПСП (фиг. 2о) расположена точно посредине между ПСП, снимаемыми с выходов (п-1)-го (фиг. 26) и п-го (фиг. 2в)Устройство для синхронизации псевдоразрядов генератора П. С игналы на выхо- 0 случайных сигналов по авт. св. № 646452,

отличающееся тем, что, с целью повышения точности синхронизации, введены последовательно соединенные сумматор по модулю

дах перемножителей 2 и 3 показаны соответственно на фиг. 2г и 2d, сигнал с выхода сумматора 14 показан на фиг. 2ж.

Сигнал на выходе вычитающего блока

два, ключ, первый, блок измерения среднедва, ключ, первый, блок измерения средне5 (фиг. 2б) получается путем объедине квадратичного значения напряжения входнония сигналов с выходом перемножителеи 2 и 3. Как видно из фиг. 2е, в периоде ПСП имеются момент времени t: и t2, когда выходной сигнал рассогласования равен нулю, т.е. не происходит формирования сигго сигнала, запоминающий блок, анализатор отнощения значений напряжений сигнала и щума и дополнительный блок регулировки усиления, последовательно соединенные блок запрета, второй блок изменала ошибки. Из сигнала на фиг. 2ж видно, 50 рения среднеквадратичного значения напря- что в периоде ПСП имеются моменты вре- жения входного сигнала и дополнительный мени t|, когда входной сигнал нулювычитающий блок, выход которого подсоединен к второму входу анализатора отношения значений напряжений сигнала и щума, последовательно соединенные блок задержки

и на вход поступает только щум. Выявление моментов ti и t2 производится с помощью анализатора 12, который выдает и.мпульсы (фиг. 2е) на управляющие входы 55 и первый дифференцирующий блок, выход коммутатора 7 и коммутатора 1. Выявле- которого подключен к управляющему входу

запоминающего блока, а также второй дифференцирующий блок, вход и выход которого

ние моментов ti производится с помощью сумматора 13, который выдает импульсы

(фиг. 2ж) на управляющие входы ключа 15 и блока запрета 23.

Коммутатор 1 подключает к перемножителям 2 и 3 источник испытательного сигнала 13, а коммутатор 7 подключает выход вычитающего блока 5 через блок регулировки усиления 8 к управляющему входу усилителя 4. Если имеется неидентичность в коэффициенте усиления в цепях перемноQ жителей 2 и 3, то выходное напряжение сигнала рассогласования в моменты ti и t2 отлично от нуля, благодаря чему осуществляется регулировка коэффициента усиления усилителя 4 до сведения неидентичности к нулю.

В момент ti ключ 15 открывается, а блок запрета 23 закрывается. Через ключ 15 входной шум поступает на вход первого блока измерения 16 (фиг. 2з). Это значение запоминается в запоминающем блоке

17 (фиг. 2л) при прохождении импульса с выхода первого дифференцирующего блока 21 (фиг. 2/с), сформированного по переднему фронту задержанного импульса (фиг. 2и). Значение шума с выхода запо минающего блока 17 поступает на вычитающий блок 25 и анализатор 18. В результате на второй вход анализатора 18 поступает значение сигнала без щума, а на его выходе формируется отношение сигнал/шум (фиг. 2н), которое во время прохожде,, ния сигнала с выхода второго дифференцирующего блока 22, сформированного по заднему фронту задержанного импульса (фиг. 2м), фиксируется дополнительным блоком регулировки усиления 19 и воздействует на вход дополнительного усилите- я, изменяя соответствующим образом его коэффициент усиления.

Формула изобретения

тво для синхронизаци

два, ключ, первый, блок измерения среднеквадратичного значения напряжения входноквадратичного значения напряжения входного сигнала, запоминающий блок, анализатор отнощения значений напряжений сигнала и щума и дополнительный блок регулировки усиления, последовательно соединенные блок запрета, второй блок измерения среднеквадратичного значения напря- жения входного сигнала и дополнительный вычитающий блок, выход которого подсоеподключены соответственно к выходу блока задержки и ко второму входу дополнительного блока регулировки усиления, и дополнительный усилитель с регулируемым усилением, при этом выход фильтра нижних частот подсоединен ко входу управляемого генератора через дополнительный усилитель с. регулируемым усилением, выход анализатора и выход п-го разряда генератора псевдослучайной последовательности подсоединены соответственно к первому и второму

LS

входам сумматора по модулю два, выход которого подсоединен к управляющему входу блока запрета и входу блока задержки, выход запоминающего блока подсоединен к второму входу дополнительного вычитающего блока, выход дополнительного блока регулировки усиления подсоединен к управляющему входу дополнительного усилителя с регулируемым усилением, а информ ациоп- ный вход ключа подключен к соответствующему входу коммутатора режимов.