Устройство для приема дискретных составных частотных сигналов с внутриимпульсной фазовой манипуляцией Советский патент 1988 года по МПК H04L27/22 H04L27/14 H04L27/32 

1И

IMI

v

г 7 Н

Изобретение относится к радиотехнике. Цель изобретения - повышение помехоустойчивости. Устр-во содержит сумматор 1, а в каналах - ограничители 2 и 11, блоки задержки 3, 8 и 12, сумматоры 4 и 13 по модулю два, селекторы 5 и 14 длительности импульсов, линии задержки 6 и 15,эл- ты И 7 и 16 и полосовые фильтры 9 и 10. При поступлении на вход устр-ва дискретного составного частотного сигнала с внутриимпульсной фазовой манипуляцией, отличающегося по структуре от того сигнала, с которым устр;во согласовано, сигнал на выходе . . устр-ва .будет отсутствовать. Этим повышается .помехоустойчивость обработки таких сигналов. 2 ил.

иг.1

Изобретение относится к радиотехнике и может быть использовано в приемных устройствах дискретной информации,

Цель изобретения - повьпяение помехоустойчивости.

На фиг. 1 изображена структурная электрическая схема предлагаемого устройства; на фиг. 2 - временные ди- аграммы.

Устройство для приема дискретньт составных частотных сигналов с внут- риимпульсной фазовой манипуляцией ;содержит сумматор 1, в каждом из ос- ;новных каналов - ограничитель 2, первый блок 3 задержки, сумматор 4 по - модулю два, селектор 5 длительности импульсов, линию 6 задержки, элемент И 7, второй блок 8 задержки, полосо- вой фильтр 9, а в дополнительном канале - полосовой фильтр 10, ограничитель 11, блок 12 задержки, сумматор 13 по модулю два, селектор 14 дли - тельности импульсов, линию 15 эадерж- ки и элемент И 16.

Устройство работает следующим образом.

На вход устройства поступает ДСЧ- ФМн радиосигнал. На выходах полосо- вых фильтров 9 и 10 вьщеляются соответствующие составные части Uj-U,v этого сигнала. В каждом канале выделенная составная часть сигнала поступает на входы ограничителей 2 и 11, на выходах последних формируются сигналы типа меандр без устранения фазовой манипуляции. Эти сигналь: поступают в каждом канале на первый вход сумматора 4 (13) по модулю два и на вход второго блока 8 (12) задержки.

В каждом из блоков 8 (12) задержки осуществляется задержка поступающего на его вход сигнала на время Зг( хТ,, ,Li, .Si.ETij Tj а Т; - период высокочастотных колебаний ФМн сигнала в i-м канале; - число периодов высокочастЬтных колебаний i-ro канала, укладываюш 1хся на интервале t, равном длительности элементарной посылки ФМн сигнала. На выходах блоков 8 (12) задержки формируются сигналы Ujo( « Эти сигналы поступают на вторые входы сумма торов 4 (13) по модулю два. На выхо- дах последних формируются сигналы (t), ,4. В рассматриваемом случае время задержки i-jzl (,4) выбрано равным длительности - о элементарной посыпки ФМн сигнала. Временные диаграммы поясняют процессы ограничения, задержки и суммирования по модулю два незадержанного и задержанного ограниченных сигналов для первого канала при ) (фиг. 2а) и при -зг Т (фиг.2с5). На диаграммах обозначены Uo(t) - модулирующий.9-эле- ментный код; Uj(t) - ФМн сигнал, соответствующий модулирующему коду U(7(t) U|(t) - ФМн сигнал на .выходе ограничителя; UT(,r(t) - ограниченный ®1н сигнал, задержанный относительно сигнала Uor(t) на время i 32, ; U,, (t) - сигнал на выходе сумматора 4 (13) по модулю два.

В обоих случаях на выходе сумматора 4 (13) по- модулю два формируется пачка импульсов U||(t), состоящая из некоторого числа коротких импульсов

Т

длительности Т.. -- (число этих им- 2

пульсов определяется временем зацерж- частотой ФМн сигнала) и определенного числа длинных импульсов длительности o i-j , количество которых и интервалы между которыми определяются структурой модулирующего кода.

С выходов сумматоров 4 (13) по модулю два сигналы Ujt(t) поступают -На входы селекторов 5 (14) длительности импульсов, в которых осуществляется подавление коротких импульсов

г- T- -

длительностью -- , ,4, На выходах селекторов 5 (14) длительности импульсов 5; формируются сигналы U2i(t), ,4, которые поступают на входы линий 6 (15) задержки, которые согласованы с поступающими на их входы пачками импульсов длительностью Toi Т. и соответствующи1-с1 интервалами между ними.

Сигналы с отводов линии 6 (15) задержки поступают на соответствующие входы элемента И 7 (16). На выходах последних формируются сигналы (t) ,4 в моменты времени,,когда на всех входах элемента И 7 (16) одновременно появляются импульсы. С выходов элементов И 7 сигналы (t) поступают на входы блока 3 задержки, в которых осуществляется задержка этих сигналов на интервал времени 7з,; - (N-i).To, , ,3, где То - длительность элемента составного сигнала.

Сигнал и (t) с выхода элемента И 16 последнего канала поступает,на последний вход сумматора 1. На выходах первых блоков 3 задержки формируются сигналы U5-:(t) ,. ,3, которые поступают на i-e (,3) входы сумматора 1. В сумматоре 1 осуществляется суммирование сигналов ), (,3) и сигнала U44(t). На выходе сумматора 1 формируется сигнал U(t).

При поступлении на вход устройства сигнала, отличающегося по структуре от того сигнала,, с которым устройство соглассэвано, сигнал на выходе устройства отсутствует.

Таким образом, при использовании для обработки ДСЧ-ФМн сигналов предлагаемого устройства достигается повышение помехоустойчивости обработки таких сигналов.

Формула изобретения

Устройство для приема дискретных составных частотных сигналов с внут- риимпульсной фазовой манипуляцией.

содержащее сумматор, а в каждом из основных каналов - полосо.вой фильтр и первый блок задержки, выход которого подключен к соответствующему входу сумматора, а в дополнительном канале - полосовой фильтр, вход которого объединен с входами полосовых фильтров каждого из основных каналов,

отличающееся тем, что, с целью повышения помехоустойчивости, введены в каждый из основных каналов и дополнительный канал элемент И, линия задержки, селектор длительности

импульсов, сумматор по модулю два,- второй блок задержки и ограничитель, выход которого соединен с первым входом сумматора по модулю два и с входом второго блока задержки, выход которого подключен к второму входу сумматора по модулю два, выход которого через селектор длительности импульсов соединен с входом линии задержки, выходы которой подключены к входам элемента И, при этом выход элемента И каждого основного канала соединен с входом первого блока задержки, а выход элемента И дополнительного канала подключен к дополнительному входу

сумматора.