Адаптивный корректор межсимвольной интерференции Советский патент 1988 года по МПК H04B3/04 

11

Изобретение относится к электросвязи и предназначено для коррекции межсимвольной интерференции в устройствах передачи данных.

Цель изобретения - уменьшение времени настройки и повышение точности коррекции.

На чертеже представлена электри- ческая структурная схема адаптивного корректора межсимвольной интерференции.

Адаптивный корректор межсимвольной интерференции содержит п отводную линию 1 задержки, состоящую из (n-t)элементов 2 задержки, сумматор 3, п регулируемых усилителей А, п интегрирующих элементов 5, п перемножителей 6, регенератор 7, блок 8 вычитания, квадратор 9, интегратор 1 со сбросом, дополнительный блок 11 вычитания, выпрямитель 12, блок 13 деления, дополнительный перемножитель 14, дополнительную линию 15 задержки .

Адаптивный корректор межсимвольно интерференции работает следующим образом.

Входной сигнал поступает на вход линии 1 задержки, а также на вход первого регулируемого усилителя 4 и на первый вход первого перемножителя 6, Через элементы 2 задержки линии 1 задержки сигнал поступает на все остальные регулируемые усилители 4 и на первые входы всех остальных пере- Множителей 6. Управление регулируемыми усилителями 4 проводится сигналом с выходов перемножителей 6 через интегрирующий элемент 5. С выходов всех регулируемых усилителей 4 сигналы поступают на входы сумматора 3, выход которого является выходом корректора. Одновременно формируется сигнал управления корректором. Сигнал с выхода сумматора 3 поступает на первый вход блока 8 вычитания, на второй вход которого поступает оценка переданного символа данных с выхода регенератора 7. На выходе блока 8 вычитания формируется разность между сигналом и его оценкой, (т.е. сигнал ошибки), которая поступает на вход дополнительного перемножителя 14 и первый и второй входы квадратора 9. Квадрат с игнала ошибки поступает на вход интегратора со сбросом 10. Время интегрирования выбирается равным М тактовых интервало

передаваемых символов данных. Сигнал оценки среднеквадратической ошибки Е с выхода интегратора 10 со сбросом 10 поступает на первый вход дополнительного блока 11 вычитания.

На выходе дополнительного блока 11 формируется сигнал, соответствую- шдй разности между сигналом Е и

этим же сигналом, задержанным на М тактовых интервалов посредством дополнительной линии 13 задержки.

Постоянная адаптации (шаг подстройки) (U устройства формируется на выходе блока 13 деления по следующему правилу

pN Е,

Операция вычис-ления модуля необходима для того, чтобы исключить возможность возникновения отрицательных з.начений , так как по определению UN-О , Эта операция осуществляется выпрямителем 12.

Перемножение сигнала ошибки, формируемого на вькоде блока 8, и сигнала UNс выхода блока 13, осуществляемое в дополнительном перемножителе 14, обеспечивается изменение скорости и точности коррекции в зависимости от качества коррекции.

Формула изобретения

Адаптивный корректор межсимвольной интерференции,содержащий п интегрующих элементов, п отводную линию задержки, отводы которой подключгены соответственно к входам п регулируемых усилителей и к первым входам п перемножителей, выходы каждого из которых через интегрируюш 1й элемент подключены сооветственно к управляющим входам регулируемых усилителей, выходы которых через последовательно соединенные сумматор и регенератор подключены к первому входу блока вычитания, к второму входу которого подключен выход сумматора, отличающийся тем, что, с целью уменьшения времени настройки и повьшения точности коррекции путем адаптации щага настройки, между выходом первого блока в ьгчитания и вторым входом п перемно- . жителей введены последовательно соединенные квадратор, интегратор со сбросом, дополнительная линия задерж 1427586

ки, дополнительный блок вычитания, тельный перемножитель, к входу кото- выпрямитель, блок деления и дополни- рого подключен выход блока вычитания

Изобретение относится к электросвязи. Цель изобретения - уменьшение времени настройки и повышение точности коррекции путем адаптации шага настройки. Корректор содержит линии задержки 1 и 15, сумматор 3, регулируемые усилители 4, интегриру- кнцие эл-ты 5, перемножителк 6 и 14, регенератор 7, блоки вычитания 8 и 11, квадратор 9, интегратор 10 со сбросом, выпрямитель 12 и блок деления 13. Перемножение в перемножителе 14 сигнала ошибки, формируемого на выходе блока вычитания 8, и сигнала постоянной адаптации (шага подстройки) , формируемого на выходе блока деления 13, обеспечивает изменение скорости и точности коррекции в зависимости от качества коррекции, 1 ил.