Синхронный детектор Советский патент 1988 года по МПК H03D1/22 

4

IND

со to

00

Изобретение относится к электронным измерительным устройствам в автоматике и предназначено для преобразования высокочастотных амплитудно-мо- дулированных сигналов различных датчиков в низкочастотные, воспринимаемые инерционными измерительными или исполнительш 1ми устройствами.

Цель изобретения - повышение точ- ности демодуляции при случайных фазовых сдвигах.

На фиг.1 изображена структурная электрическая схема синхронного детектора; на фиг.2 - временная диаг- рамма его работы; на фиг.З - передаточная характеристика фазовращателя.

Синхронный детектор содержит динамическое запоминающее устройство ЧДЗУ) 1, формирователь 2 импульсов, дифференцирующую цепь 3, двухполупе- риодный выпрямитель 4, генератор 5 опорного сигнала, фазовращатель 6, фазовый детектор 7, нуль-компаратор 8, D-триггер 9.

Синхронный детектор .работает следующим образом.

Входной сигнал (фиг.2а) подается на сигнальный вход ДЗУ 1 и одновременно на схему, состоящую из после- довательно соединенных формирователя

2импульсов, дифференцирующей цепи

3и двухполупериодного выпрямителя 4 Основным назначением указанной схемы является формирование из входного сигнала узких импульсов,,возникающих

в моменты перехода входного напряжения через нуль (фиг.2в). Эти импульсы подаются на тактирующий С-вход D-триггера 9, который срабатывает, если в это время на его D-входе установлен высокий потенциал (фиг.2г). На управляицем входе ДЗУ 1 (фиг.2д) появляется высокий потенциал, которы разрешает прохождение входного сигна ла в момент его перехода через нуль. Следующий импульс на С-входе D-триггера 9 возвращает D-триггер в исходное состояние, так как к этому времени на его D-входе устанавливается ну левой потенциал. На управлягаций вход ДЗУ 1 вследствие этого тоже подается нулевой потенциал, который запрещает дальнейшее прохождение входнога сигнала через него. Таким образом D- трип ер 9 разрешает прохождение через ДЗУ 1 только одной положительной или отрицательной полуволны входного сигнала, причем точно в те моменты

времени, когда входной сигнал меняет свою полярность и по величине практически равен нулю. В результате на выходе синхронного детектора выделяется медленно менягацийся сигнал положительной или отрицательной полярности, несущий информацию об амплитудных изменениях входного сигнала (фиг,2е). Смена полярности выходного сигнала синхронного детектора вызывается обычно скачкообразным изменением фазы входного сигнала на 180., что при нормальной работе схемы свидетельствует о равенстве в данный момент величины измеряемого физического параметра ее эталонному значению. Устойчивая работа синхронного детектора возможна при условии, что сигналы на входах D-триггера 9, сформированные из входного и опорного сигналов (фиг.26), имеют между собой сдвиг фаз, не превышающий ±90°, при фактических сдвигах фазы входного сигнгла относительно опорного, колеб- лкнцихся в пределах 0. t 180 . Для этого, на первый вход фазового детектора 7 подается входной сигнал синхронного детектора, а на второй вход - . опорный сигнал той же частоты от генератора опорного сигнала 5. Выходное напряжение фазового детектора 7 поступает на управляющий вход фазовращателя 6, на сигнальный вход которого подается напряжение генератора опорного сигнала 5. На выходе фазовращателя 6 вырабатывается переменное напряжение, сдвинутое по фазе относительно опорного на величину, определяемую уровнем выходного напряжения фазового детектора 7. Нуль-компаратор 8 в данной схеме является формирователем широких (длительностью полпериода) импульсов из выходного напряжения фазовращателя 6. Если под действием каких-либо возмущающих факторов появляются значительные сдвиги фаз входного сигнала относительно опорного, то прежде всего они с помощью фазового детектора 7 преобразуются в пропорциональное напряжение на его выходе, которое поступает на управляющий ВХОД фазовращателя 6. Сдвиг фазы выходного напряжения фазовращателя 6 изменяется линейно в зависимости от управляющего напряжения только до 90 , а далее остается постоянным (фиг.З). Таким образом, если случайньй фазовый сдвиг между вход10

детектора соответственно, последовательно соединенные форт шрователь ггульсов, дифференцирующую цепь и двухполупериодный выпрямитель, а также генератор опорного сигнала и фазовращатель, отличающийся тем, что, с целью поБьппения точности демодуляции при случайных фазовых сдвигах, в него введены фазовый де- тектор, нуль-компаратор и D-триггер, причем вход формирователя импульсов и первый вход фазового детектора соединены с входом синхронного детекто- 15 ра, а выход фазового детектора через последовательно соединенные фазовращатель и нуль-компаратор соединен с информационным входом D-триггера, так- тирукщий вход которого соединен с вы- 2Q ходом, двухполупериодного вьшрямителя, Формула изобретения а выход соединен с управляющим входом динамического запоминакщего устСинхронный детектор, содержащий ройства, причем выход генератора динамическое запоминающее устройство, опорного сигнала соединен с вторым сигнальные вход и выход которого яв- 25 входом фазового детектора и сигналь- ляются входом и выходом синхронного ным входом фазовращателя,

ным и опорным сигналами не превышает 190°, то он с помощью фазового детектора 7 и фазовращателя 6 компенсируется и на входах D-триггера 9 сохраняется первоначально установленное смещение фаз поступающих сигналов. Если под действием возмущений сдвиг фазы между входным и опорным сигналами превышает ±90°, но не достигает tlSO , то устойчивая работа синхронного детектора обеспечивается за счет большой длительности (равной полпериода входного сигнала) разре- шакяцих импульсов, поступающих на D- вход D-триггера 9. Временные диаграммы для сдвига фаз dc/ 135° приведены на фиг.2ж,з,и,к,л,м соответст- . венно.

1429287

10

15 2Q

Изобретение относится к элек тронным измерительным устройствам в автоматике. Цель изобретения - по- вьппение точности демодуляции при случайных фазовых сдвигах. Устройство содержит динамическое запоминающее устр-во 1, формирователь импульсов 2, дифференцирующую цепь 3, двухполупе- риодный выпрямитель 4, г-р опорного сигнала 5, фазовращатель 6. Для достижения цели введены фазовый детектор 7, нуль-компаратор 8 и D-триггер 9. Нуль-компаратор 8 в данной схеме является по существу формирователем широких (длительностью полупериода) импульсов из выходного напряжения фазовращателя 6. Если случайный фазовый сдвиг между входным и опорным сигналами не превышает t90 , то с помощью фазового детектора 7 и фазовращателя 6 компенсируется и на входах D-триггера 9 сохраняется первоначально установленное смещение фаз поступающих сигналов. Если фазовый сдвиг превышает t90°, но не достигает fl80 , то устойчивая работа устр-ва обеспе- а D чивается за счет большой длительное- ти (равной полупериоду входного сигнала) разрешающих импульсов, посту- пакацих на D-вход D-триггера 9. 3 ил. (Л

авк

Нача/ttHtiu сдвиг Случайный сЗВиг

/ / -/ / /Л

; I i I /r I /TV

е и

э

е ж

m rti m m I ru rti TTi i rtl t

у Начапьнчй cdSui fo-90 ®L.rTVЛCnyчайный--t

VlV

nn H M MM M -i

i/ i;rl J J --J I I I I

fur 11 L-.. I I I I I 1 I I I i

Г 111t

VLJr } I- J-j-L i

/ /Л

-Ж

F

; I i I /r I /TV t

Cnyчайный --t

t /

iput.5