Устройство для управления трехфазным мостовым инвертором Советский патент 1988 года по МПК H02M7/48 

(Л

4

Од

ю

Йл./

43

ступает на три входа дешифратора (Д) 3, На четвертый вход ДЗ подается сигнал разрешения реверса с выхода RS-триггера 15, На пятый вход разрешения подаются стробирующие импульсы с инверсного выхода. Сигналы с двенадцати выходов ДЗ подаются на входы шести логических элементов 2И- (НЕ 5-10, При otcyтcтвии сигнала на выходе задатчика сигнала реверса 4 I на выходах элементов 5-10 формирует- I ся прямая . Последовательность импуль- I сов длительностью 60 эл.град., кото- 1 рые подаются на блок 16 из шести эле- I ментов ЗИЛИ 17-22, на входах которого

формируется прямая последовательность импульсов управления силовыми приборами инвертора. При подаче сигнала реверса на втором входе элемента 2И 13 устанавливается уровень логической 1, подготавливая-цепь запуска. При появлении логической 1 на выходах элементов 5 или 8 на выходе элемента 11 устанавливается уровень логической 1, что приводит к срабатыванию. На выходах элементов 5-10 формируется обратная последовательность импульсов. На выходе блока 16 изменяется чередование фаз импульсов управления. 2 ил.

Изобретение относится к электротехнике и может быть использовано в системах для управления трехфазными мостовыми инверторами. Цель изобретения - обеспечение надежности и обеспечение плавности реверса фаз. Генератор 1 вырабатывает импульсы с частотой в шесть раз выше выходной частоты инвертора. Импульсами с прямого выхода F запускается счетчик 2, с выходов которого трехразрядный код по

1

; Изобретение относится к электро- I технике и может быть использовано в системах для управления трехфазными мостовь1ми инверторами.

Цель изобретения - повышение надежности и обеспечение плавности ре- : верса фаз.

На фиг.1 представлена функциональная схема устройства; на фиг.2 - ди- аграммы напряженш на вьпсодах элементов устройства.

Устройство для управления трехфазным мостовым инвертором содержит за- дакнций генератор 1, счетчик 2, дешифратор 3, тремя входами подключенный соответственно к выходам счетчика 2, задатчик 4 сигнала реверса, шесть логических элементов 2И-НЕ 5-ГО, первые входы которых присоед1шены соответст- венно к первым шести инверсным выходам дешифратора 3, а второй вход первого элемента 2И-НЕ 5 присоединен к седьмому инверсному выходу дешифратора 3 второго 6 - к двенадцатому, третьего 7 - к одиннадцатому, четвертого 8 - к десятому, пятого 9 - к девятому, шестого 10 - к восьмому. Устройство также содержит элемент 2ИЛИ 11, первый вход которого подключен к выходу первого элемента 2И-НЕ 5, а втрой вход - к выходу четвертого элемента 2И-НЕ 8, элемент VHE 12, два элемента 2И 13 и 14, первые входы которых присоединены к выходу элемента 2ИЛИ 11, RS-триггер 15, S- и R-входы

с

Q

5 0 5

5

0

которого подключены соответственно к выходам элементов 2И 13 и 14, а выход присоединен к четвертому входу дешифратора 3, блок 16 из шести элементов- ЗИЛИ 17-22, входы которого подключены соответственно к выходам элементов 2И-НЕ 5-10, а выходы являются выходами устройства. Прямой выход F задающего генератора 1 подключен к входу счетчика 2, а инверсный выход F - к входу разрешения дешифратора 3. Выход задатчика 4 сигнала реверса подключен к второму входу элемента 2И 13 и через элемент НЕ 12 к второму входу элемента 2И 14,

Устройство работает следующим образом.

Задающий генератор 1 вырабатывает импульсы с частотой, в шесть раз пре- вьш1ающей частоту выходного напряжения инвертора. По спадам импульсов с прямого выхода F задающего генератора 1 запускается счетчик 2. На выходах счетчика 2 U«, U и U, формируется трехразрядный код (фиг. 2), который подается на три входа дешифратора 3, на вход разрешения которого подаются импульсы с инверсного выхода F задающего генератора 1, которые запрещают работу дешифратора 3 на время, равное длительности этих импульсов. На четвертый вход дешифратора 3 подается сигнал U, с выхода ЯЗ-триггера 15, являющ}шся командой на реверс фаз устройства.

Таким образом, на основные входы дешифратора 3 приходит четьфехразряд- ный код и, , Uyj, и, и и 14 , определяющий состояние выходов дешифратора 3. Импульсы с инверсного выхода F задающего генератора 1 устанавливают на выходах дешифратора 3 уровни логической 1, формируя паузы выходных сигналов устройства.

При отсутствии сигнала (логический О) на выходе и задатчика 4 сигнала реверса на выходе U предварительно сброшенного (при включении питания) RS-триггера 15 удерживается уровень логического О, так как при этом на выходе U элемента 13 также устанавливается логический О. На первых шести выходах дешифратора 3 и на первых входах элементов 5-10 формируется прямая последовательность импульсов логического О длительностью 60 эл.град. При этом на вторых шести выходах дешифратора 3 и вторых входах элементов 5-10 устанавливается уровень логической I. В результате на выходах U - элементов 5-10 формируется прямая последовательность импульсов длительностью 60 эл.град. Блок 16 из отдельных тактов управления формирует на своих выходах U,y-UjQ шесть трехфазных управляющих последовательностей, состоящих из трех импульсов, разделенных паузами.

При подаче команды на реверс (момент времени t,, фиг. 2) на выходе Uq. задатчика 4 сигнала реверса и на втором входе элемента 13 устанавливается уровень логической 1. При этом на выходе U, элемента 1 1 и первом входе элемента 13 присутствует уровень логического О, так как на выходах и5 и Ug элементов 5 и 8 и входах элемента 11 установлены уровни логического О. Переключение RS-триггера 15 происходит в момент времени tj (фиг. 2), когда на выходах Uj, и„ и и, соответственно элементов 5, 11 и 13 устанавливаются уровни логической I. На выходе RS-триггера 15 и четвертом входе дешифратора устанавливается уровень логической 1. На первых шести выходах дешифратора 3 устанавливается уровень логической 1, а на его вторых шести выходах формируется прямая последовательность импульсов логического О длительностью 60 эл.град. В результате на выходах U;-Uio элементов 5-10 формируется обратная последовательность импульсов длительностью 60 эл.град. Причем, реверс фаз происходит в те моменты времени, когда на выходах Uj., U и U,, соответственно элементов 5, 8 и 11 устанавливается уровень логической 1. Так как в выходном импульсе элемента 11

имеется -бестоковая пауза, определяемая шириной импульса с инверсного выхода F задающего генератора 1, то реверс фаз невозможен, когда в инверторе идет процесс коммутации, Соот-

ветствующее соединение вторых инверсных выходов дешифратора 3 с вторыми входами элементов 5-10 (фиг. 2) позволяет производить реверс фаз в те моменты времени, когда при реверсе не

происходит переключение силовых вентилей, а следовательно, не происходит скачка фазы выходного напряжения инвертора.

I

Таким образом, устройство прзволя- . ет повысить надежность работы инвертора за счет исключения его срывов в момент реверса и обеспечивает плавность реверса фаз выходного напряжения инвертора без существенных усложнений схемы.

Формула изобретения

Устройство дпя управления трехфазным мостовым инвертором, содержащее задающий генератор с прямым и инверсным выходами, прямой выход которого соединены с входом счетчнка, три выхода которого подключены к трем входам дешифратора, с двенадцатью инверсными выходами и входом разрешения, подключенным к инверсному ВЫХ.ОДУ задающего генератора, шесть элементов

2И-НЕ, первые входы которых подключены соответственно к первым шести инт версным вькодам дешифратора, а выходы - соответственно к шести входам блока из шести элементов ЗИЛИ, выходы которого являются выходами устройства, а входы соединены с соответствующими входами следуюпргх элементов ЗИЦИ указанного блока: первый - с первым,. третьим и пятым, второй - с первым, пятым и шестым, третий - с первым, вторым и щестым, четвертый - с вторым, четвертым и шестым, пятый - с вторым, третьим и четвертым, шестой - с третьим, четвертым и пятым, задатчик сигнала реверса, отличающееся тем, что, с целью повьше- ния надежности и обеспечения плавное ти реверса фаз, оно снабжено RS-триг гером, элементами 2ИЛИ и НЕ, двумя элементами 2И, причем выход задатчи- Ка сигнала реверса подключен к перво йу входу первого элемента 2И и через |9лемент НЕ - к первому входу второго элемента 2И, выход первого элемента Ш соединен с S-входом, а вькод вто- ого элемейта 2И с R-входом RS-триг- гера, выход которого подключен к чет

327006

вертому входу дешифратора, выход первого элемента 2И-НЕ соединен с первым, а выход четвертого элемента 2И-НЕ с вторым.входом элемента 2ИЛИ, выкод которого подключен к вторым входам элементов 2И, а шесть вторых инверсных выходов дешифратора соединены с соответствующими вторыми вхо- Q дами следующих элементов 2И-НЕ: седьмой - с первым, восьмой - с шестым, девятый - с пятым, десятый - с четвертым, одиннадцатый - с третьим, двенадцатый - с вторым.