Устройство для контроля распределителя импульсов Советский патент 1988 года по МПК G06F11/16 

со

х ел

со

Изобретение относится к автоматике к вычислительной т-ехнике и может быть использовано для контроля распределителей имгГульсов в процессе основной работы устройств управления.

Целью изобретения является расширение функциональных возможностей за счет контроля распределителей I импульсов с изменяемым числом выхо- дон.

На фиг.1 представлена функдиональ- : ная схема устройства распределнтел с ; для случая на фиг. 2 и 3 -- пред- : ставлены временные диаграммы работы i предлагаемого устройства для контро- I ля распределителя с числом выходов,, : равным 5, 1. Устройство содержит контролируемый

.

39599 .2

лителя 1 подтверждает нулевое состояние двоичного счетчика 6. Дешифратор 7 дешифрирует это состояние счетчика 6, и на выходе 14.1 дешифратора 7 появляется кулевой сигнал Следовательно, на выходе элемента И 8.1 будет нулевой сигнал, так как нулевой сигнал присутствует на его первом входе.

На выходах элементов И 8.2-8.5 также нулевой сигнал, -так как нулевые сигналы с выходов 12.2-12«5 распределителя 1 присутствуют на их вторых входах. Таким образом, на всех входах элемента iUIl 9 присутствует нулевой сигнал, а следовательно, и на его выходе нулевой сигнал, который обеспечит на выходе элемента И-НЕ 10

10

15

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля распределителя импульсов в про цессе основной работы устройств управления. Цель изобретения - расширение функциональных возможностей за счет контроля распределителей импуль сов с измeняe Jым числом выходов. Поставленная цель достигается за счет введения элемента сложения по модулю два и второго элемента задержки. 3 иЛ.

распределитель 1, элемент 2 задержки,20 единичный уровень сигналаг сигнали- элемент 3 задержки, элемент ШИ 4, зирушп й об отсутствии отказа рас- элемент 5 сложения по. модулю два, счетчик 6, дешифратор 7, элементы И 8.1 - 8,5 группы, элемент ИЛИ 9, элемент И-НЕ 10, тактовый вход Г1, выходы 12.1 - 12.5 контролируемого распределителя, выход 13 сбоя устройства, выходы 14,1 - 14.5 дешифратора 7, выход 15 элемента ИЛИ 9, выход 16 элемента ИЛИ 4.

Элемент 2 задержки предназначен для предотвращения гонок, связанньпс с разным временем задержки сигнало з, 11риходя щ-1х на входы элементов И 8,1 - 8.5. С этой целью сигнал ошибки с выхода 15 элемента ИЛ 1 9 стробирует- ся задержанной входной последователь- ностью импульсов. Время за,держки выбирается как 1/2 длительности импульса при скзажности 2 и больше или как .„

пределителя. В дальнейшем, при пос- TymieHHvi на вход двоичного счетчика 6 последующих импульсов, нулевой си

25 нал будет последовательно появляться на выходах депшфратора 7, соответствующих тому выходу распределителя 1, на котором в этот момент присутствует единичный сигнал . Таким обра3Q зом, на выходах элементов И 8.1-8.5 будет постоянно присутствовать нуле вой сигнал, который, пройдя через элемент ИЛИ 9, обеспечит на выходе элемента И-НЕ 10 единичный уровень;

35

сигнала, сигнализирующий об отсутствии отказов распределителя.

1/2 длительности промежутка между импульсами при скваясности, меньшей двух

Элемент 3 задержки предназначен для компенсации задержки сигнала в цепи контролируемьш распределитель 1, - элемент 11ПИ А

Устройство работает следующим, образом.

При включении питания счетчик б устанавливается в нулевое состояние (цепи установки не показаны),

При правршьной работе распределителя (фиг.2а), при поступленки на так- товьй вход 11 тактовых импульсов, на вкоды элемента 5 сложения по модулю два поступают синфазные сигналы и, следовательно, на его выходе будет нулевой сигнал. Первый импупьс с зы хода 12,1 контролируемого г спреде45

50

При отказе распределителя 1, приводящем к тому, что на одном из его выходов, например на выходе 12.3, отсутствует сигнал (фиг,26), нарушается синфазность сигналов на входах элемента 5 сложения по модулю два, В тот момент,.когда на выходе 12.3 контролируемого распределителя 1 должен появиться единичньш сигнал на первом входе элемента 5 сложения по модулю два будет присутствовать единичньш сигнал, а на втором входе нулевой сигнал, так как в этот момен на выходе элемента ИПИ 4 отсутствует единичный сигнал. Так1Ш образом, на выходе элемента 5 сложения по модулю два появляется единичный спгнал который через элемент ИЛИ 9 поступает на вход элемента 10, на, выходе которого по совпадению с за- держанной входной последовательность импульсов появляется нулевой сигнаи,

единичный уровень сигналаг сигнали- зирушп й об отсутствии отказа рас-

пределителя. В дальнейшем, при пос- TymieHHvi на вход двоичного счетчика 6 последующих импульсов, нулевой сигнал будет последовательно появляться на выходах депшфратора 7, соответствующих тому выходу распределителя 1, на котором в этот момент присутствует единичный сигнал . Таким образом, на выходах элементов И 8.1-8.5 будет постоянно присутствовать нуле вой сигнал, который, пройдя через элемент ИЛИ 9, обеспечит на выходе элемента И-НЕ 10 единичный уровень;

.„

35

сигнала, сигнализирующий об отсутствии отказов распределителя.

„

5

0

При отказе распределителя 1, приводящем к тому, что на одном из его выходов, например на выходе 12.3, отсутствует сигнал (фиг,26), нарушается синфазность сигналов на входах элемента 5 сложения по модулю два, В тот момент,.когда на выходе 12.3 контролируемого распределителя 1 должен появиться единичньш сигнал, на первом входе элемента 5 сложения по модулю два будет присутствовать единичньш сигнал, а на втором входе- нулевой сигнал, так как в этот момент на выходе элемента ИПИ 4 отсутствует единичный сигнал. Так1Ш образом, на выходе элемента 5 сложения по модулю два появляется единичный спгнал, который через элемент ИЛИ 9 поступает на вход элемента 10, на, выходе которого по совпадению с за- держанной входной последовательностью, импульсов появляется нулевой сигнаи,.

t/

свидетельствую 1Ц5Й oG отказе коптро- лируемогп распределителя 1.

Кроме того, отсутствие импульсов с выхода 12,3 распределителя 1 приведет к тому5 что по приходу импульса с выхода 12.4 распределим ел я 1 нулевой сигнал устанавливается па выходе 14„3 дешифратора 7, Следовательно, па выходе элемента И появляется единичных сигпап, -так как на выходе 14,4 распределителя 1 при- сутству от едипичпые сигналь, Сигнал с выхода элемента И 8.4, проГщя чере элемент ИЛИ 9j попадает на выход эле мепта И-НЕ 10 и по совпадению с задержанной входной последовательностБ импульсов, приходятцей на вход элемента И-НЕ 10 появляется нулевой сигнал сигпализ ируюпгий об отказе контроля- руемого распределителя 1. При отказе распределителя 1 приводящем к тому, что на двух его выходах, например 12.2 и 12.3, одновременно появляются единичные импульсы (фиг.2в), проис- ходит совпад.епие единичных сигналов на входах элемента И 8.2 в тот момент, когда единичные импульсы присутствуют одновременно на двух выходах 12.2 и 12,3 распределителя 1. Следовательно5 на выходе элемента И 8.2 появляется единичный сигнал, г.оторы прохсдит червз элемент ИЛИ 9 на второй вход элемента И-НЕ 10 и по совпадению с задержанной входной последовательь остью импульсовj поступякш ей на первый вход элемента И-ЫЕ 10, формирует на выходе элемента И.ИЕ 10 нулевой сигнал, сигнализирующий об отказе распределителя 1,

Отказ распределителя 1, характеризующийся тем,что на одном из его выходовJ например 12,2, дважды повторяется сигнал, а на другом, например 12.3,, сигнал отсутствует (фпг« За) приБсдит к тому, что Г4; И. появлении Biopcro И; ;пульса па вькоде 12,2 распределителя 1 нулевой сигнал появляется па вькоде дешифратора 7, а на выходе 14.2 дешифратора 7 остается ядкпичный сигпгш. Следовательно, на выходах элемента И 8,2 происходит совпадс1 иа единичных сигкапов и на выходе элеме та И 8.2 появляется еди- ни.чпый си1 ; ал, KOTOpbiii, пройдя через зторой элемент ИПИ 9 на второй вход элемента И-ИЕ И) по совпадению с за- держа)ной входной последовательностью .пъсо, поступающей на первый вход

3

Q 5 o 5 Q

5

5

0

5

С

99элемента И-11Е 10, формирует па выходе элемента 1 -ИЕ 10 нулевой с 1гнал, свидетельствуювщй об отказе контро- распределителя 1 ,

При залпшании сиганлов на одном из выходов распредепита. 1 , например па выходе 12.4 (фиг.Зб), проис- xc;j,HT рассинхронизация сигналов- на входах сумматора 5 по модулю два, так как lia его первый вход будут приходить 1гмпульсы с тактовох о устройства через элемент 3 задержки, а на втором входе будет единичньй потенциал с выхода элемента ШИ за счет единичного потенциала с выхода 12.4 распределителя 1. Вследствие этого на выходе элемента 5 сложения по глодулю два появляется единичный , который через элемент ИПИ 9 тггк уоднт на вход элемента И-ИЕ 10. Кроме того, нулевой сигнал на 14.5 дешифратора 7 в данном случае никогда не, появляется, так как измепепие потенциала на счетном входе счетчика б при появлении сигнала на выходе 12.5 распределителя 1 не будет за счет постоянного потенциала на выходе 12.4 рас-

пределителя 1. Следовательно, при появлении импульса на выходе 12.5 распределителя 1 изменение состояния счетчика 6 не происходит, а следовательно, следующим импульсом будет импульс с выхода 12.1 распределителя 1, которьш устанавливает счетчик 6 в нулевое положение. Следовательно, на выходе 14.5 дешифратора 7 будет постоянно единичиьш потендиал и еди- ничньп импульс с выхода 12.5 распределителя 1 через открытьп элемент И 8.5 проходит на вход элемент ИЛИ 9 и далее на второй вход элемента И-НЕ 10. Единичные сигналы, пришедшге с выхода элемента 5 сложения по модулю ДУЯ п с выхода элемента И 8.5. по соБпадению с задержанно вход11ой пос ледовательностью импульсов, npi-rxo- дящей на первый элемента И-НЕ

.10, формирлпот нулевые сигналы на выходе элемента , сигйализирующие об отказе распределителя 1.

Формула изобретения

Устройство для контроля распределителя иг- пульсов, содержащее два элемента 1-ШИ, счетчик, дешифратор, группу элементов И, первый элемент задержки и элемент И-НЕ, причем входы

5 стройства для подключения выходов 1|:онтролируемого распределителя с rlepBoro по п-й соединены соответ- cfTBeHHO с первыми входами элементов И группы и с входами первого элемен та ИЛИ, выход которого соединен со фчетным входом счетчика, выходы {разрядов которого соединены с входа

1А39599

элемента задержки, выход которого соединен с вторым входом элемента И-НЕ, отличающееся Тем, что, с целью расширения функциональных возможностей за счет контроля распределителей импульсов с изменяемым числом выходов, в устройство введены элемент сложения по модулю два дешифратора, инверсные выходы ко- Q и второй элемент задержки, причем foporo с первого по п-й соединены тактовый вход устройства соединен с Соответственно с вторыми входами эле- входом второго элемента задержки, вы- jIeнтoв И с первого по п-й группы, вы- ход которого соединен с первым входом которых соединены с первого по элемента сложения по модулю два, вто- i-й входами второго элемента Ш1И, рой вход которого соединен с выходом зрод которого соединен с первым вхо- первого элемента ТЛИ, выход элемента элемента И-НЕ, выход которого яв- сложения по модулю два соединен с фяется выходом --.боя устройства,такто- фый вход устройства является входом

(п+1)-м входом второго элемента ИЛИ, вход устройства для подключения пер- стройства для подключения тактового 20 выхода контролируемого распреде- фхода контролируемого распределителя лителя соединен с входом сброса в и соединен с первым входом первого

О счетчика.

элемента задержки, выход которого соединен с вторым входом элемента И-НЕ, отличающееся Тем, что, с целью расширения функциональ(п+1)-м входом вход устройств выхода ко лителя соедине

О счетчика.

Фие.}