Устройство управления кодовым замком Советский патент 1988 года по МПК E05B47/00 

fa

Изобретение относится к технике защиты различных объектов от доступа посторонних лиц, в частности к кодовым замкам. Изобретение позволяет исключить компрометацию кода, используемого для доступа к защищаемому объекту, а также подделку ключа, хранящего данный код. В расстыкованном состояннн защита Ът снятия копий кодов с ключа и ответной части обеспечивается путем наложения на коды соответствия и код ключа на сумматорах 5 и 9 по модулю два в блоке 14 сложения случайных последовательностей, формируемых генераторами 8 и 13 случайных чисел. В состыкованном состоянии между ключом и ответной частью происходит обмен кодами соответствия, хранящимися в блоках 10, 2, 3 и 11 памяти. Если коды соответствия ответной части идентичны кодам соответствия ключа, то код ключа, поступающий в ответную часть, не искажается. Условия идентичности кодов ключа и ответной части проверяются на сумматорах 4 и 6 по модулю два. Кроме того, для исключения возможности подделки ключа используются разнородные операции наложения случайных последовательностей на коды соответствия и код ключа. Код ключа поступает в ответную часть, складываясь со случайными последовательностями на арифметическом сумматоре, реализованном в блоке 14 сложения. В замке выделение кода ключа из случайной последовательности осуществляется в блоке 15 вычитания, после чего он записывается .в регистр 16 и после окончания цикла считывания выдается через элемент И 17 на выход устройства. Для синхронизации работы устройства служит блок 7 синхронизации. 2 3. п. ф-лы, 3 ил., 1 табл. i (Л С

СО

Изобретение относится к технике защиты различных объектов от несанкционированного доступа, в частности, к кодовым замкам.

Целью изобретения является повышение секретности.

На фиг. 1 изображена блок-схема предлагаемого устройства; на фиг. 2 - схема блока сложения; на фиг. 3 - схема блока вычитания.

Устройство управления кодовым замком содержит электрический разъем 1, блок 2 памяти кода соответствия, блок 3 памяти кода ключа, первый сумматор 4 по модулю два, второй сумматор 5 по модулю два, третий сумматор 6 по модулю два, блок 7 синхронизации, генератор 8 случайных чисел, четвертый сумматор 9 по модулю два, второй блок 10 памяти кода соответственно, блок 11 памяти кода замка, дополнительный блок 12 памяти, дополнительный генератор 13 случайных чисел, блок 14 сложения, блок 15 вычитания, регистр 16, элемент И 17.

Блок сложения содержит первый одноразрядный сумматор 18, второй одноразрядный сумматор 19, первый D-триггер 20, второй D-триггер 21 элемент НЕ 22, элемент И 23, элемент 24 задержки.

Блок вычитания содержит первый сумматор 25 по модулю два, второй сумматор 26 по модулю два, первый, второй, третий, четвертый D-триггеры 27-30, элементы НЕ 31 и 32, элемент 33 задержки, элемент И 34.

Устройство функционирует следуюндим образом.

В исходном состоянии сигналом с выхода блока 7 синхронизации элемент И 17 закрыт и информация из ответной части на защищаемый объект не выдается. При состыковке ключа с ответной частью срабатывает концевой переключатель блока 7 синхронизации и последний с некоторой задержкой начинает вырабатывать тактовые импульсы Т1 и Т2. Тактовые импульсы Т1 и Т2 поступают на входы блоков 10, 2, 3, 11 и 12 памяти и генераторов 8 и 13 случайных чисел, блоков сложения 14 и вычитания 15. Тактовые импульсы Т2 выдаются на синхронизирующий вход регистра 16. По перво.му такту Т1 первый разряд кода соответствия считывается

riepBjjM блок памяти

Второй блок памяти

5

из блока 10 памяти, складывается по модулю два в. сумматоре 9 с первым разрядом случайной последовательности, формируемой генератором 8, и выдается на выход ответной части. По этому же такту первый разряд кода соответствия считывается из блока 2 памяти и складывается по модулю два на сумматоре 4 с суммой, поступившей из ответной части. В случае идентичности кодов соответствия, хранящихся в блоках 10 и 21 памяти ответной части и ключа соответственно, на выходе сумматора 4 по модулю два выделяется первый разряд случайной последовательности, формируемой генератором 8.

Кроме того, по первому такту Т1 первый разряд кода соответствия, хранимого в блоке 3 памяти, поступает на су.мматор 8 по модулю два, где суммируется с первым разрядом случайной последовательности, формируемой генератором 13, и поступает на 0 выход ключа. Первый разряд случайной последовательности из генератора 13 подается также на блок 14 сложения, где, складываясь с первым разрядом кода ключа, считываемого по такту Т1 из блока 12 памяти, и первым разрядом случайной последовательности, формируемой генератором 8, выдается на выход ключа.

Одновременно с этим, первый разряд кода соответствия считывается из блока 11 памяти и складывается по модулю два с суммой, поступающей из ключа. В случае идентичности кодов соответствия, хранимых в блоках 3 и 11 памяти, на выходе сумматора 6 выделяется первый разряд случайной последовательности, формируемой генератором 13, который поступает на блок 15 вычитания. На 5 второй вход блока 15 вычитания поступает первый разряд Cv yчaйнoй последовательности, формируемой генератором 8, а на третий вход - сумма первых разрядов этих же последовательностей с первым разрядом кода ключа. В результате первый разряд кода ключа поступает на вход регистра 16 и по такту Т2 записывается в его первый разряд.

Аналогичный процесс происходит по второму такту Т1 и Т2.

В таблице приведены состояния на выходах и входах блоков на i-ом такте.

5

0

0

КС 1 iКС 11

Четвертый блок памяти

Первый сумматор по модулю два

Второй сумматор по модулю два

Третий сумматор по модулю два

Четвертьй сумматор

по модулю дваKC1L KC2t(

10Дополнительный

блок памяти

11

Первьш генератор случайных чисел

Второй генератор случайных чисел

Блок сложения

Блок вычиИз анализа таблицы видно, что при состыковке ключа с ответной частью в случае идентичности кодов соответствия, хранимых в ключе и ответной части, в регистр 16 запи- сывается истенный код ключа. Если коды соответствия не совпадают, что происходит при использовании чужого ключа, код ключа, поступающий в регистр 16, искажается и, следовательно, доступа к защищаемому объекту не происходит.

После приема кода ключа полностью в регистр 16 процесс обмена ключа с ответной частью прекращается, и с блока 7 синПродолжение табпищ 1

KC2i.

KCU СЧ11

KCiL

СЧ11

C4U

KC2t(

KC2L® 0C42L

C42L

KKL

СЧ11

C42L

KKt

СЧ21

C4lU +C42L+KKL

хронизации на элемент И 17 поступает сиг нал разрещения выдачи кода ключа на защищаемый объект. После этого работа устройства заканчивается.

Таким образом, выдача кодов соответствия из ответной части в ключ и из ключа в ответную часть происходит в замаскированном виде, что не позволяет получить их в явном виде при подключении к ответной части или ключу специально изготовленных устройств. Выдача кода ключа из ключа в ответную часть происходит также в замаскированном виде, и вскрыть его невозможно.

С другой стороны использовать стратегию снятия «слепка (как в прототипе) в данном случае не имеет смысла, так как состояние генераторов случайных чисел постоянно меняется и «слепок будет отражать только реакцию ключа или ответной части на момент «снятия слепка. В прототипе реакция ключа на тестирующий сигнал всегда одна и та же, тогда как в предлагаемом ключе в каждый момент времени она разная. Устранить же влияние генераторов 8 и 13 на выдаваемые ключом и ответной частью последовательности путем использования операции сложения по модулю два (как в прототипе) невозможно из-за разнородности операций, выполняемых сумматорами 9 и 15 и блоками сложения 14 и вычитания 15. Перечисленные преимущества обеспечивают более высокую секретность устройства по сравнению с прототипом.

Формула изобретения

входом блока вычитания, к второму входу которого подключен выход генератора случайных чисел, к третьему входу подключен первый выход блока синхронизации, к четвертому входу по/адлючен через четвертую пару контактов электрического разъема выход блока сложения, к второму входу блока сложения подключен выход первого сумматора по модулю два, к третьему входу блока сложения подключен выход дополнительного генератора случайных чисел и второй вход второго сумматора по модулю два, к четвертому входу блока сложения подключен выход дополнительного блока памяти, входом соединенного с первой парой контактов электрического разъема.

0 сумматора является третьим входом блока, второй вход является вторым входом блока, первый выход соединен с вторым входом второго сумматора, первый вход которого является четвертым входом блока, первый выход второго сумматора соединен с перв.ым входом элемента И, второй вход которого является первый входом блока и соединен с входом элемента НЕ и входом элемента задержки, выходом соединенного с третьим входом элемента И, выход которого являетА ся выходом блока, второй выход первого сумматора соединен с D-входом первого D-триг- гера, С-вход первого D-триггера подключен к выходу элемента НЕ и С-входу второго D- триггера, D-вход которого соединен с вторым выходом второго сумматора, а выход - с третьим входом второго сумматора, выход первого D-триггера соединен с третьим входом первого сумматора.

0 второго элемента НЕ, вход которого является третьим входом блока и подключен к входу элемента задержки и первому входу элемента И, вторым входом подключенного к выходу элемента задержки, а выходом - к С- входу четвертого D-триггера, D-вход которого соединен с первым выходом второго сумматора, второй выход которого соединен с D-входом третьего D-триггера, выход третьего D-триггера соединен с третьим входом

.5

0

5

5

второго сумматора, первый вход которого подключен к выходу второго D-триггера, D-вход которого является четвертым входом блока, выход первого триггера соединен с третьим входом первого сумматора, выход четвертого триггера является выходом блока.