Ассоциативно-адресное оперативное запоминающее устройство Советский патент 1989 года по МПК G11C15/00 

Изобретение относится к вычислительной технике,в частности к устройствам хранения информации цифровых вычислительных систем.

Цель изобретения - повышение ин- формационной емкости и расширение области применения устройства за счет обеспечения адресного доступа к ин- формадаи.

На фиг. 1 представлена функциональная схема ассоциативно-адресного оперативного запоминающего устройства-, на фиг. 2 - функциональная схема запоминающей матрицы, пример вы- полненияi на фиг. 3 - функциональная схема блока модификации признака по- иска на фиг. 4 - функциональная схема блока сравнения, пример вьтол- нения.

Ассоциативно-адресное оперативное запоминающее устройство содержит (см.фиг.1) матричный блок 1 памяти, содержащий m .-К столб15ов и. п строк (где m - количество ,К-разрядных слов в строке запоминающей матрицы 1), т- разрядный регистр 2, блок 3 модификации признака поиска, счетчик 4, имеющий разрядность loggia, m злемен- тов ИЛИ 5.

Блок 1 содержит запоминающую матрицу 6, и блок 6-1 усилителей считывания. Устройство также содержит элемент И 7, приоритетный анализатор 8, элемент ИЛИ-НЕ 9, матрицу 10 блоков 11 сравнения, адресный коммутатор Т2

Устройство имеет старшие 13 и младшие 14 адресные входы, выход 15 Окон- чание цикла поиска, информационные входы и выходы, объединенные в. шину 16, вход 17 Маска, выходы 18 Результат поиска, вход 19 Задание режима, вход 20 Блокировка счета, вход 21 Разрешение поиска, выход 22 Окончание поиска.

Запоминающая матрица содержит (см.фиг.2) накопитель 23, адресный формирователь 24 выборки строк, адресный формирователь 25 выборки- столбцов, разрядньй коммутатор- 26, усилители. 2 7 записи - считьшания, шинные формирователи 28 и блок 29 управления. Накопитель 23 разбит на К секций по тгп запоминающих элементов в каждой, причем m выходов каждой из них являются т-К выходами 30 накопи- теля 23.

Блок 3 признака поиска (.см.фиг.З) сод;ержит первую 31 и вторую 32 группу

из к элементов НЕ, а также первую 33 и вторую 34 группы элементов И, выходы которых являются соответственно выходами 35 и 36 блока 3.

Блок 11 сравнения в одном из возможных вариантов исполнения содержит (см.фиг.4) элемент НЕ 37, а также первый 38 и второй 39 элементы И-НЕ с открытым коллектором, причем вход элемента НЕ 37 подключен к первому входу первого элемента И-НЕ 38 и является входом 40 блока 11 сравнения.

В устройстве реализуются следующи режимы работы: режим адресной записи режим адресного чтения; режим ассоциативного поиска по фрагменту памяти; режим ассоциативного поиска по полному объему памяти.

Перед началом работы устройства счетчик 4 и регистр 2 обнулены.

В режиме адресной записи информационное слово поступает на шину 16 устройства, а на входы 13 и 14 поступают соответственно старшие и младшие разряды адреса ячейки накопителя 23 блока 1, в которую необходимо произвести запис ь. При появлении сигна- ла записи адресный формирователь 24 выборки строки выдает на соответствующей линии сигнал выборки для записи. Разрядный коммутатор 26 в зависимости от значений кода информационного слова выдает сигналы записи .О или 1 на соответствующие К лиНИИ и сигналы, не воздействующие на запоминающий Элемент в остальные (m-l)xk линии, в результате запись производится только в запоминающие элементы, находящиеся на пересечении выбранных координатных линий.

В режиме адресного чтения на входы 13 и 14 устройства поступает адрес ячейки накопителя 23. После появления сигнала чтения адресный формирователь 24 выборки строки выдает на соответствующую линию сигнал выборки для считывания, по которому со всех запоминаклцих элементов данной линии сигналы их состояний поступают на выходы 30 и входы разрядного коммутатора 26. Коммутатор 26 мультиплексирует сигналы, поступающие с m выходов из К секций накопителя 23 и через разблокированные пшнные ватели 28 (нулевой сигнал разблокировки поступает на вход 19 устройства) выдает по одному сигналу от каждой из них на шину 16 .устройства.

В режиме ассоциативного поиска по фрагменту памяти на шину 16 устройства поступает К-разрядный код признака поиска, а на входы 17 - К- разрядньй код маски (единичные сиг-, налы соответствуют замаскированным разрядам). На входах 19 и 20 устройства формируются соответственно сигналы единичного и нулевого уровней, т.е. разрешается запись в регистр 2, блокирующие шинные формирователи 28 и запрещается счет счетчиком 4. На входы 13 поступает адрес фрагмента памяти (строки накопителя 23), в котором необходимо провести ассоциатив- ньй поиск, а на вход 14 подаются сигналы нулевого уровня. При поступлении сигнала чтения матрица 10 производит логическое сравнение с маскированием каждого из гаК-разрядных слов фрагмента памяти с К- азрядным признаком опроса, в случае совпадения

t

i-ro слова (,m), на выходе 18 матрицы 10 формируется сигнал единичного уровня. Сигнал с выходов 18 матрицы 10 записываются в регистр 2. Н выходах приоритетного анализатора 8 формируется адрес, например, старшего разряда регистра 2, в котором записан единичный сигнал,, а на выходе элемента ИЛИ-НЕ 9 - си гнал нулевого уровня. При этом на вход 19 поступает нулевой сигнал и найденное К-разрядное слово вьщается на шину 16 устройства, а соответствующий разряд регистра 2 обнуляется. Готовность устройства к выполнению очередной операщ1и ассоциативного поиска по фрагменту памяти определяется появлением сигнала единичного уровня на. выходе 15 устройства.

В режиме ассоциативного поиска по полному объему памяти на входы 13 и 14 устройства подается нулевой код. У а на вход 21 - сигнал единичного уровня . В результате аналогично ассоциа- тинному поиску по фрагменту памяти осуществляется последовательный ас.со- циативный опрос всех п строк (фрагментов) накопителя 23. При этом переход на очередной фрагмент памяти осуествляется добавлением единицы к счетчику 4, что возможно только поле обнуления регистра 2.

Устройство производит ассоциатив- ьй опрос блока 1 через п+1 тактов

1451773

работы (1 - количество слов, совпа- дакнцих с признаком опроса). Сигнал переполнения счетчика 4, поступающий на выход 22, свидетельствует об окончании операции ассоциативного поиска.

Формула изобретения

-я

10

У

Ассоциативно-адресное оперативное запоминающее устройство, содержащее матричньй блок памяти, регистр, блок модификации признака поиска, счетчик, 15 элементы ИЛИ, причем вход разрешения записи регистра и вход записи-чтения матричного блока памяти объединены и являются входом Задание режима устройства, информационные входы и . 2Q выходы первой группы нагрузочного блока памяти являются соответственно информационнь1ми входами и выходами устройства, входы первой группы блока модификации признака поиска явля- 25 ются входами Маска устройства, отличающееся тем, что, с целью повьтения информационной емкости и расширения област 1 применения устройства за счет обеспечения ад- 30 Ресного доступа к информации, в него введены матрица блоков сравнения, приоритетньй анализатор, адресный коммутатор, элемент ИЛИ-НЕ и элемент И, причем информационные входы первой группы адресного комь{утатора являются старшими адресными входами -устройства, младшие адресные входы которого подключены к первым входам элементов ШШ, выходы которых соединены 4Q адресными входами столбцов матричного блока памяти, вторые входы элементов ИЛИ подключены к информационным выходам приоритетного анализатора, управляющие выходы которого 45 соединены с входами установки в О разрядов регистра, входы приоритетного анализатора и входы элемента ШШ-НЕ объединены соответственно и подключены к выходам разрядов реги- 50 стра, выход элемента ИЛИ-НЕ подключен к первому входу элемента И и является выходом Окончание цикла поиска устройства, выход элемента И соединен со счетным входом счетчика, gg выходы разрядов которого соединены с.информационными входами второй группы адресного коммутатора, вы- . ходы которого подключены к адресным входам строк матричного блока памя35

ти, входы второй группы блока модификации признака поиска соединены поразрядно с информационными входами устройства, выхбды j-й группы блока модификации признака поиска (где j 1, К,К - разрядность ячеек памяти матричного блока памяти) соединены соответственно с первыми и вторыми входами блоков сравнения j-ro столбца матрицы блоков сравнения, первые входы которых подключены к ( + j)-M выходам в торой группы матр.ичного блока памяти (где -0, т-1, где m - число ячеек памяти в каждой строке матричного блока памяти), выходы блоков сравнения (1+1)-й . строки матрицы блоков сравнения объединены и соединены с входом установки в 1 соответствующего разряда регистра, второй вход элемента И соединен с управляющим входом адресного коммутатора и является входом Разрешение поиска устройства, третий вход элемента И является входом Блокировка счета устройства, выход переполнения счетчика является выходом Окончание поиска устройства, выходы строк матрицы блоков сравнения являются выходом Результат поиска устройства.

Изобретение относится к вычислительной технике, в частности к устройствам хранения информации цифрой, ивых вычислительных систем. Цель изобретения - повышение информационной емкости и расширение области применения устройства за счет обеспечения адресного доступа к информации. Устройство содержит блок 1 матричной памяти, состоящий из запоминающей матрицы 6 и блока 6 2 усилителе й считывания, регистр 2, блок 3 модификации признака поиска, счетчик 4, элементы ИЛИ 5, элемент И 7, приоритетный анализатор 8, элемент ИЛИ-НЕ 9, матрицу 10 блоков 11 сравнения, адресньй коммутатор 12. Устройство позволяет реализовать адресный и ассоциативный доступ с возможностью маскирования при использовании обычной адресной памяти. 4 ил. гег11 (Л с СП ч со

. 2

35,

36

16

Оо

36 (У

55 о.

4 л -I

35,

Збк

9иг.З

il

9и.2.