Устройство регулирования мощности Советский патент 1989 года по МПК H02M5/257 G05F1/66 

Ч

1

Изобретение относится к электротехнике.

Цель изобретения - повьшение качества регулирования

На фиг. 1 представлена принцили- альная схема устройства на фиг. 2 диаграмма его работы.

Устройство (фиг. 1) содержит детектор фаз и нулевых значений (ДФНЗ

I,выход нулевых значений которого соединен с входом множительного устройства 2, выход которого через формирователь 3 импульсов управления присоединен к тиристорному ключу 4, который соединен с выводами 5 для пключения питающего переменного напр{жения и для подключения нагрузки.. |Программир гемый задатчик 6 включает ;В себя элемент И 7, соединенный со счетным входом триггера 8, на инфор :мационный вход которого подается си ;нал, соответствующий уровню логической единицы, и выход которого связа |с элементом Й-НЕ 9 и первым выходом :задатчика 6, сигнал с элемента И-НЕ J9 поступает на R-вход делителя 10 частоты. Выходы делителя 10 частота соединены с задающим переключателем

II,выход которого соединен с V-BXO- дом разрешения делителя 10 частоты и

:с вторым выходом задатчика 6..

R-вход триггера 8 соединен с выходом линии 12 задержки. Первый вход |задатчика 6 присоединен к входу эле- мента И 7, второй вход задатчика 6 |связан с входом элемента И 7, сое- диненного другим входом с вьшодом ДФНЗ 1, третий вход задатчика 6 сое- динен с другим выводом ДФНЗ. 1 и со счетным Т-входом делителя 10 частоты Вход линии 12 задержки, являющийся четвертым входом задатчика 6, соединен с.первым выходом.переключателя каналов а а пятый вход, соединенный с входом элемента И-НЕ 9, - с вторым выходом переключателя 13 каналов. Первый выход задатчика 6 связан с входом множительного устройства 2 и с первым входом переключателя 13 каналов, второй вход которого подклю

чен к управляющему выводу,, а третий вход - к выходу ДФНЗ 1. Переключатель 13 каналов включает в себя элементы НЕ 14 и 15, элемент ИЛИ 16, счетчик 17, элемент 2И-ЙЛИ 18, элемент И 19, элемент ,НЕ 20 и элемент ИЛИ 21, причем первый вход переключателя 13 каналов соединен с счетным

tO

5 2025

30

35 дд ir

0

Т-входом счетчика 17 и входом .элемента ИЛИ 16, другой вход которого подключен к второму входу переключателя 13 каналов, входам элементов НЕ 14 и 15 и к V-входу счетчика 17, выход которого соединен с входом элемента 2И-ИЛИ 18, другие входы которого соединены с выходом элемента ИЛИ 16 и со своим выходом, который, кроме того, соединен, с входом элемента НЕ 20 и входом элемента И 19, другие входы элемента И 19 подключены к третьему входу переключателя 13 каналов и к выходу элемента НЕ 15. Выход элемента И 19 присоединен к входу элемента ИЛИ 21, второй вход которого является четвертым входом, а выход первым выходом переключателя 13 каналов. Второй выход переключателя 13 каналов соединен с выходом элемента НЕ 20.

На фиг. 2 приведены диаграммы 2224синхроимпульсов на выходе ДФН31,

25- сигнала управления, 26 - сигнала на выходе триггера В, 27 - сигнала на выходе элемента И-НЕ 9, 28 - сигнала на вьпсоде делителя 10 частоты, 29 - сигнала на выходе задающего

55

переключателя 11, 30 - сигнала на выходе линии 12 задержки, 31 - сигнал а не. выходе множительного устройства 2, 32 - напряжения, поступающего на нагрузку, 33 - сигнала управления, , 34 - сигнала на выходе триггера 8,

35- сигнала на выходе счетчика 17,

36- сигнала на выходе элемента И-НЕ, 9, 37 - сигнал а на выходе элемента

И 19, 38 - сигнала на выходе линии 12 задержки, 39 - сигнала на выходе множительного устройства 2, 40 - на- рряжения, поступающего на нагрузку.

Устройство работает следующим образом.

Мощность сети переменного тока подается к вьшодам 5 через управляемый ключ 4, сигналы управления на который подаются с множительного устройства .2 и формирователя 3.

Управляющие импульсы постоянного тока,, длительность которых пропорциональна величине отклонения регулируемого параметра от заданного значения, поступают на шину управления и на второй вход элемента И 7, на другой вход которого поступают импульсы положительных фаз с ДФНЗ 1 (диаграмм 22-24). По переднему фронту первого импульса положительной фазы, форми31464270

руемого на выходе элемента И 7, неин- 39), поступающих с ДФНЗ 1, на выводах 5 присутствует напряжение 40, на

вертируемый выход триггера 8 переходит в состояние логической единицы (диаграмма 26), при этом на выходе множительного устройства 2 и формирователя 3 формируются импульсы нулевых значений (диаграмма 31), первый из которых соответствует импульсу положительной фазы, в нагрузке формируется импульс мощности при положительной полуволне, на выходах первого и второго разрядов счетчика 17 устанавливаются соответственно логические единица и нуль, на выходе элемента 2И-ИЛИ 18 - логический нуль, на выходе элемента НЕ 20 - логическая единица, на выходе элемента И-НЕ 9 - логический нуль (диаграмма 27) и делитель 10 частоты при наличии на R-входе сброса и на V-входе разреше- ния логических нулей подготовлен -.к пересчету по переднему фронту импульV-входе разрешения счетчика 17 также установлена логическая единица, на

R-входе сброса счетчика 17 и на выхо- де элемента НЕ 14 - логический нуль и по второму переднему фронту пере- . ключения триггера .8 на выходе 2-го

10 разряда счетчика 17 устанавливается соответственно логическая единица (диаграмма 35), на выходе элемента ИЛИ 16 - логическая единица, на выходе элемента 2И-РШИ 18 - логическая

15 единица на выходе элемента НЕ 20 - логический нуль, на выходе элемента И-НЕ 9 - логическая единица (диаграмма 36) и делитель 10 частоты блокируется по R-входу сброса переключате20 каналов, который одновременно находится-: в режиме слежения за логическим состоянием сигнала на шине управления.

При изменении сигнала на шине упсов Отрицательных фаз. На фиг. 1 . представлен делитель частоты без ий- 25 равления на логический нуль на выходе вестных схем наращивания с делениемэлемента НЕ 15 устанавливается -логичастоты до 8, в приведенном примере схема делит частоту на шесть, так как выход Q 6 через задающий переключатель 11 замкнут с V-входом разрешения (диаграмма 28).

Через время if/u , после активи зации неинвертированного выхода триггера 8, по переднему фронту первого

ческая единица и в момент появления на втором входе элемента 19 переднего фронта импульса отрицательных фаз 30 выход элемента И 19 принимает-значение логической единицы (диаграмма 37), при этом на выходе элемента ИЛИ 21 устанавливается единица, на выходе линии 12 задержки через время - импульса отрицательных фаз делитель д логическая единица (диаграмма 38), 10 частоты начинает пересчет импуль-на выходе триггера 8 - логический

сов, по переднему фронту шестого импульса на выходе Q 6 возникает логическая единица, при эцом на выходе элемента ИЛИ 21 возникает логическая 40 единица (диаграмма 29)., на выходе линии 12 задержки через время ut 100-200 МКС логическая единица (диаграмма 30), триггер по R-входу сброса устанавливается в нуль, если к(5 приходу установки триггера в нуль сиг нал на шине управления принимает зна- ение логического нуля, то после окон- чания отрицательной полуволны напряжения сети тиристорный ключ 4 выключа- JQ ется (диаграмма 32) и программируемый задатчик 6 отключается, при этом в течение всего рассмотренного интервала времени переключатель 13 каналов выключен.. Пусть сигнал на шине управ-gg граммируемый задатчик, который вклю- ления не изменился (диаграмма 33), чает в себя элемент И, соединенный при этом на выходе множительного уст- со счетным входом триггера, на инфор- ройства 2 по-прежнему формируются им- |мационный,вход которого подается сиг- пульсы нулевых значений (диаграмма нал, соответствующий уровню логичеснуль (диаграмма 34), на выходе элемента ИЛИ 16 - логический нуль и после окончания отрицательной полуволны напряжения сети тиристорный ключ, 4 выключается.

Формула изобретения

Устройство регулирования мощности, содержащее детектор фаз и нулевых значений (ДФНЗ), выход нулевых значений которого соединен с входом множительного устройства, выход которого через фо рмирователь импульсов управления присоединен к тиристор- ному ключу, Kojropbfi соединен с выводами для подключения нагрузки и питающего переменного напряжения, проV-входе разрешения счетчика 17 также установлена логическая единица, на

R-входе сброса счетчика 17 и на выхо- де элемента НЕ 14 - логический нуль и по второму переднему фронту пере- ключения триггера .8 на выходе 2-го

разряда счетчика 17 устанавливается соответственно логическая единица (диаграмма 35), на выходе элемента ИЛИ 16 - логическая единица, на выходе элемента 2И-РШИ 18 - логическая

единица на выходе элемента НЕ 20 - логический нуль, на выходе элемента И-НЕ 9 - логическая единица (диаграмма 36) и делитель 10 частоты блокируется по R-входу сброса переключателем 13 каналов, который одновременно находится-: в режиме слежения за логическим состоянием сигнала на шине управления.

При изменении сигнала на шине управления на логический нуль на выходе элемента НЕ 15 устанавливается -логи граммируемый задатчик, который вклю- чает в себя элемент И, соединенный со счетным входом триггера, на инфор- |мационный,вход которого подается сиг- нал, соответствующий уровню логичеснуль (диаграмма 34), на выходе элемента ИЛИ 16 - логический нуль и после окончания отрицательной полуволны напряжения сети тиристорный ключ, 4 выключается.

Формула изобретения

Устройство регулирования мощности, содержащее детектор фаз и нулевых значений (ДФНЗ), выход нулевых значений которого соединен с входом множительного устройства, выход которого через фо рмирователь импульсов управления присоединен к тиристор ному ключу, Kojropbfi соединен с выводами для подключения нагрузки и питающего переменного напряжения, прокой единицы, а выход которого связан с первым выходом программируемого за- датчика, делитель частоты, выход которого соединен с задающим переключателем, выход которого соединен с С V-Бходом разрешения делителя частоты и с вторым выходом задатчика, R-вход триггера соединен с выходом линии задержки, вход которой связан с чет вертым входом задатчика, к первому входу которого присоединен вход элемента И и управляющий вывод устройства, к второму входу - другой вход элемента И и выход положительных фаз ДФНЗ, выход отрицате.пьнык фаз которого соединен с третьим входом программируемого задатчика являющимся Т-входам делителя частоты, первый выход задатчика связан с входом множительного устройства, отличающееся тем, что, с целью повышения качества регулирования в программируемый задатчик, введен элемент И-НЕ, один вход которого присоединен к выходу триггера, а выход - к R-BXO- ду делителя частоты, кроме того, ввег ден переключатель каналов, содержащий три элемента НЕ, два элемента ИЛИ, счетчик, элемент 2И-ИЛИ и элемент И, причем первый вход переключателя каналов, соединенный с первым выходом задатчика, связан со счетнь1м Т-входом счетчика и входом первого элемента ИЛИ, другой вход которого, соединенный с входами первого и вто- рого элементов НЕ и с V-входом счетчика, является вторым входом переключателя каналов и соединен с управляю- jnjiM выводом устройства, выход первого элемента НЕ присоединен к R-входу счетчика, вькод другого элемента НЕ - к входу элемента

И, выход которого соединен с входом второго элементна ИЛИ, связанного с вторым выходом и четвертьм входом задатчика, второй вход элемента И является третьим-входом переключателя каналов и соединен с выходом ДФНЗ, третий вход .элемента И связан с выходом элемента 2 И-ИЛИ, соединенным с его входом и входом третьего элемента НЕ, выходом соединенного с пятым входом

задатчика и с входом элемента И-НЕ,

один из входов элемента 2И-ШШ соеди- ней с выходом второго разряда счетчика, а два других объединены и присоединены к выходу первого элемента ИЛИ.

Изобретение относится к электротехнике. Цель изобретения - повышение качества регулирования. Мощность, поступающая на выходные выводы 5, регулируется изменением целого числа периодов, на которое тиристорный ключ 4 подает мощность сети к вькод- ньм выводам 5 в течение заданного промежутка времени. Длительность включенного состояния тиристорного ключа 4 определяется длительностью сигнала на шине управления, поступающего на один из входов элемента И 7. Задающим переключателем 11 и делителем частоты 10 задается минимально допустимое время включения тиристорного ключа 4, за счет чего достигается поставленная цель. 2 ил.

Составитель О.Назаров

Редактор Н.Тупица Техред. М.Дидык

«««.....„....«....н..,. i -.

33f

I I I I 4 I I I 1.1

wl-VWV/VWWv

. Фиг. г Корректор В.Гирняк