Приемник для рельсовой цепи Советский патент 1989 года по МПК B61L23/16 

ЧЕН

О

сд

со

Изобретение относится к устройствам железнодорожной автоматики и может быть применено для контроля состояния рельсовой линии. Цель изобретения - повышение надежности. Указанная цель достигается тем, что каждый канал обработки сигнала имеет блок вычисления разности сигналов, элементы 14 и 15 памяти, таймеры 16 и 17, формирователи 18 и 19 импульсов и логические элементы ИЛИ-НЕ, обеспечивающие надежную работу путевого приемника при воздействии импульсных помех от тягового тока при шунтовом режиме рельсовой цепи. 1 ил.

L..

73

Изобретение относится к устройствам железнодорожной автоматики и может быть применено для контроля состояния рельсовой линии.

Цель изобретения - повышение надежности.

На чертеже представлена функциональная схема предлагаемого устройства.

Приемник содержит последовательно соединенные фильтр 1, детектор 2 огибающей, интегратор 3, элемент 4 задержки.

К выходу интегратора 3 подключены входы первого 5 и второго б каналов обработки сигнала, выходы которых соединены с входами выходного элемента 7 фиксации, выполненного по схеме асинхронного RS- триггера. Каждый из каналов содержит блоки 8 и 9 вычисления разности сигналов, входы каждого из которых соединены с входом своего канала и с выходом элемента 4, а выходы - с одним из входов компараторов 10 и 11, к другим входам каждого из которых подключены источники 12 и 13 опорного сигнала, элементы 14 и 15 памяти, к одному из выходов каждого из которых подключены таймеры 16 и 17, к другому - формирователи 18 и 19 импульсов, логические элементы ИЛИ-НЕ 20 и 21 и вторые элементы 22 и 23 задержки. Формирователи 18 и 19 могут быть выполнены в виде цепочки из логических элементов ИЛИ-НЕ 24 и 25 третьих элементов 26 и 27 задержки и элементов И-НЕ 28 и 29.

Приемник работает следующим образом.

При свободной и исправной рельсовой линии полезный сигнал контроля состояния рельсовой линии проходит через фильтр 1, выпрямляется детектором 2 огибающей и интегрируется в блоке 3. Выходной / 5-триг-. гер 7 находится в состоянии логической «1 и на выходе устройства имеет место высокий потенциал.

При вступлении поезда на рельсовую линию происходит резкое уменьщение уровня огибающей полезного сигнала на выходе интегратора 3. Блоки 8 и 9 вычисления разности сигналов определяют разницу между текущим и задержанным на время значениями сигнала. При этом блок 9 вычисляет разницу между задержанным на т U(t-г) и текущим значениями сигнала U(t) и на его выходе имеется положительная разность сигналов. Блок 8 наоборот вычисляет разницу между текущим U(t} и задержанным на время т значениями сигнала и на его выходе разность отрицательная. Этот отрицательный сигнал запирает компаратор 10, тем самым выключая свой канал. Положительный сигнал на входе компаратора 11 сравнивается со значением опорного сигнала от источника 13.

В случае, если разность U(t-г)-U(t ) превышает значение порогового уровня эталона, на выходе компаратора 11 появляется сигнал, переключающий триггер элемента 15

0

0

5

0

5

0

5

0

5

памяти в положение «О. Потенциал логической «1 на выходе элемента 15 запускает таймер 17. По истечении заданного времени работы Т таймером 17 вырабатывается управляющий импульс, переводящий триггер 7 выходного элемента в состояние логического «О, чем фиксируется занятое состояние рельсовой линии. Время Т работы таймера значительно превышает длительность импульсной помехи (Т )- Управляющий импульс таймера 17, задержанный вторым элементом 23 на время п, через логический. элемент ИЛИ-НЕ 21 сбрасывает в исходное состояние триггер 15 и таймер 17. Таким образом, канал 6 подготовлен для приема и обработки новой информации.

Работа приемника при воздействии импульсных помех от тягового тока и при кратковременной потере щунта.

Пусть в случае щунтового режима рельсовой линии на вход приемника поступает помеха длительностью -tu. Передний фронт импульсной помехи фиксируется блоком 8 вычисления разности сигналов. При превышении разностью U(t)-U(t-T;) уровня эталонного сигнала компаратор 10 переводит триггер 14 элемента памяти в состояние логической единицы и запускает таймер 16. Второй канал 5 переходит в рабочее состояние. От заднего фронта импульсной помехи открывается компаратор 11, переводя в состояние логической «1 элемент 15 и запуская таймер 17. Одновременно высокий потенциал на выходе компаратора 11 через логический элемент ИЛИ-НЕ 20 сбрасывает элемент 14 и таймер 16 канала 5 в исходное состояние. После сброса элемента 14 на выходе формирователя 18 через время Т2 появляется короткий импульс. Этот импульс через логический элемент ИЛИ-НЕ 21 первого канала 6 сбрасывает элемент 15 и таймер 17. Вся схема возвращается в исходное состояние, а триггер 7 элемента фиксации своего состояния не меняет. Таким образом, исключаются, ложные переключения выходного триггера, чем повыщается надежность и безопасность работы рельсовых цепей.

Для исправного состояния рельсовой линии переход из положения «Занято в положение «Свободно и исправно фиксируется вторым каналом 5 аналогично описанному для первого канала обработки сигнала.

Формула изобретения

Приемник для рельсовой цепи, содержащий последовательно соединенные фильтр, детектор огибающей, интегратор, выход которого связан с одним из входов блоков вычисления разности, выходы каждого из которых соединены с одним из входов одного и другого компараторов, к другому входу каждого из которых подключены источники опорного сигнала, а выходы связаны с элементом фиксации, отличающийся тем, что, с целью повышения надежности, он снабжен элементами ИЛИ-НЕ, формирователями импульсов, таймерами, элементами задержки, первый из которых входом подключен к выходу интегратора, а выходами - к вторым входам одного и другого блоков вычисления разности, элементами памяти, прямые входы каждого из которых подключены соответственно к выходам одного и другого компараторов, к которым подключены одни из входов соответственно одного и другого элементов ИЛИ-НЕ, а прямые выходы - к одному

0

из входов одного и другого таймеров, другие вх-оды каждого из которых и инверсные входы первого и второго элементов памяти подключены к выходам соответственно одного и другого элементов ИЛИ-НЕ, вторые входы каждого из которых подключены соответственно к инверсным выходам второго и первого элементов памяти через формирователи импульсов, третий вход - соответственно к выходам одного и другого таймеров через второй и третий элементы задержки, а к одному и другому входам элемента фиксации- непосредственно.