Устройство синхронизации шумоподобных сигналов по задержке Советский патент 1989 года по МПК H04L7/02 

1148

Изобретение относится к радиотехнике и может быть использовано в радиоприемных устройствах широкополосных сигналов.

Цель изобретения - сокращение времени вхождения в синхронизм.

На фиг, 1 представлена структурная электрическая схема устройства синхронизации шумоподобных сигналов (ШНС) по задержке; на фиг. 2 - схема логического блока; на фиг.З - временные диаграммы работы устройства синхронизации ШПС по задержке,

Устройство синхронизации ШПС по задержке содержит согласованный фильтр 1, детектор 2, первый пороговый блок 3, генератор 4 псевдослучайной последовательности (ПСП),

блок 5 управления, ключ 6, корреля- тор 7 и второй пороговый блок 8,

Члок 5 управления содержит первый счетчик 9, блок 10 памяти, формирователь 11 управляющих сигналов и второй счетчик 12,

Генератор 4 ПСП содержит генератор 13 тактовых импульсов, дополнительный ключ 14 и формирователь 15 ПСП.

Формирователь 1 управляющих сигналов содержит триггер 16, элемент И 17, первый одновибратор 18, первый счетчик 19f шинный формирователь 20, дешифратор 21, второй одновибратор 22 к второй счетчик 23.

Устройство синхронизации ШПС по задержке работает следующим образом. Входной сигнал поступает одновременно на соответствующий вход ключа 6 и на вход согласованного с сегментом сигнала фильтра 1 (СФ), с выхода которого сигнал через детектор 2 поступает на вход первого порогового блока 3 , (ПБ), который сравнивает его с уровнем П1 ив случае превышения сигналом П1 вырабатывает импульсный сигнал (фиг.За), который одновременно поступает на вход генератора 13 тактовых импульсов (ГТИ) и на информационный вход блока 5 управления (БУ), Импульсы с выхода ГТИ 13 (фиг. 36) одновременно поступают на тактовый вход первого счетчика 9, который начинает счет, и через открытый дополнительный ключ 14 - на вход Лормирователя 15 ПСП, который начинает вырабатывать опорную ПСП, поступающую на вход коррелятора 7, По первому сигналу, поступившему

5

0

0

5

0

5

0

5

на информационный вход БУ 5, этот блок 5 на своем выходе вырабатывает сигнап (фиг.Зв), поступающий на вход ключа 6, который пропускает входной сигнал на соответствующий вход коррелятора 7. Через определенное время, необходимое для работы коррелятора 7, он вырабатывает сигнал, поступающий на вход второго ПБ 8, который сравнивает его с уровнем П2 и вырабатывает сигнал о превышении (фиг. Зе) или непревышении (фиг.Зз), поступающие на вход БУ 5, который в случае превышения уровня П2 вырабатывает на информационном выходе сигнал о на личии синхронизма (фиг.Зж), а в случае непревышения уровня П2 соответствующий сигнал (фиг. Зз) .поступает на вход формирователя 11 управляющих сигналов, который выбарабатывает со- ответ.ствующие управляющие сигналы дл блока 10 памяти и второго счетчика 12, которые обеспечивают формирование управляющего сигнала, поступающего на управляющий вход генератора i ПСП, при этом дополнительный ключ 14 закрывается на время действия управляющего сигнала, т.е, происходит сдвиг во времени сигнала ПСП на выходе формирователя 15 на величину, определяемую количеством импульсов ГТИ 13, которые он выработал между первым и вторым превышениями порога П1 (фиг,Зм), после чего на вход коррелятора 7 вновь поступает опорная ПСП.

Сигнал (фиг,За) одновременно поступает на вход триггера 16 и на вход элемента И 17, Но первому поступившему импульсу триггер 16 вырабатывает на выходе сигнал с уровнем лог, 1 (фиг.З), который одновременно поступает на вход ключа 6, который открывается, и на соответствующий вход элемента И 7, Сигналы (фиг.За), начиная с второго, через элемент И 17 поступают в виде управляющих сигналов записи (фиг.Зг) на соответствующий вход блока 10, а через блок 18 в виде управляющих сигналов обнуления - на вход первого счетчика 9 (фиг, Зд), т.е. состояние блока 9, определяемое количеством импульсов ГТИ 13 между импульсами с выхода блока 3, записывается блоком 10 в соответствии с адресом, формируемым блоками 19 и 20, который поступает на соответствующий управляющий вход блока 10. В случае

3148

поступления сигнала непревышения на вход блока 21 блоки 22, 23 и 20 сформируют адрес, по которому из блока 10 в блок 12 по управляющему сигналу с выхода блока 21 (фиг. Зк,и) будет записана величина, определяющая длительность управляющего сигнала для генератора 4 ПСП (фиг. Зл).

Таким образом, осуществляется последовательная проверка сигналов превышения III, проводимая параллельно с определением этих сигналов и заканчиваемая сигналом о наличии синхронизма (фиг. Зж).

Формула изобретения

Устройство синхронизации шумопо- добньгх сигналов по задержке, содержа- щее последовательно соединенные согласованный фильтр, детектор, первый пороговый блок, другой вход которого является первым пороговым входом устройства, генератор псевдослучайной последовательности, коррелятор, второй пороговый блок, другой вход которого является вторым пороговым входом устройства, блок управления и ключ, сигнальный вход которого является соответствующим входом устройства,

0

5

0 5 0

394

информационным выходом которого является соответствующий выход блока управления, информационный вход которого соединен с выходом первого порогового блока, при этом выход ключа соединен с сигнальным входом коррелятора, отличающееся тем, что, с целью сокращения времени вхождения в синхронизм, сигнальный вход ключа объединен с входом согласованного фильтра, при этом управляющий вход и тактовый выход генератора псевдослучайной последовательности соединены с соответствующими выходом и входом блока управления, который выполнен в виде последовательно соединенных формирователя управляющих сигналов, первого счетчика, блока памяти и второго счетчика, тактовый вход которого объединен с соответствующим входом первого счетчика и чвляется тактовым входом блока управления, информационный выход, вход и информационный вход которого являются соответствующими выходом и входами формирователя управляющих сигналов, управляющие выходы которого соответственно соединены с соответствующими входами второго счетчика и блока памяти.

I

Изобретение относится к радиотехнике. Цель изобретения - сокращение времени вхождения в синхронизм. Устройство синхронизации содержит согласованный фильтр 1, детектор 2, пороговые блоки 3 и 8, г-р 4 псевдослучайной последовательности, блок управления (БУ) 5, ключ 6 и коррелятор 7. Входной сигнал поступает одновременно на ключ 6 и на фильтр 1 и далее с фильтра 1 через детектор 2 на пороговый блок 3, который сравнивает его с первым заданным уровнем. В случае превышения сигналом заданного уровня вырабатывается импульсный сигнал для г-ра 4 и БУ 5. Г-р 4 вырабатывает опорный сигнал, поступающий на коррелятор 7, на который также поступает входной сигнал через ключ 6, управляемый с помощью БУ 5. Сигнал с коррелятора 7 сравнивается в пороговом блоке 8 с вторым заданным уровнем, и вырабатываются сигналы о превышении или непревышении уровня, которые поступают в БУ 5. При превышении уровня БУ 5 вырабатывает на информационном выходе сигнал о наличии синхронизма. В случае непревышения уровня БУ 5 вырабатывает управляющий сигнал для г-ра 4. Цель достигается выполнением БУ 5, содержащего счетчики 9 и 12, блок памяти 10 и формирователь 11 управляющих сигналов. 3 ил.