Устройство для управления автономным инвертором напряжения Советский патент 1989 года по МПК H02M7/48 

Выход генератора 2 соединен с; датчиком 5 амплитуды пилообразного напряжения, сигнал с выхода которого приходит на плюсовой вход сумматора 6, минусовой вход которого присоединен к вспомогательному источнику 7 постоянного напряжения. Источник 7 связан также с сумматорами 8 и 9, вторые входы которых соединены с основными источниками 10 и 11 постоянного напряжения. Источник 12 управляющего напряжения соединен с усилителями 13 и 14 постоянного тока с нормированными и разными коэффициентами передачи. Выход датчика 5 амплитуды пилообразного напряжения через усилитель 15 постоянного тока присоединен к первому плюсовому входу сумматора 16.

Пилообразное напряжение с выхода генератора 2 поступает на входы ком- парирующих узлов 17-21 с формирователями коротких импульсов на своих выходах, которые через элемент ИЛИ 22 соединены с основным входом распределителя 4. Вторые входы компараторов 18-21 через ключи 23-26 связаны соответственно с источником 10, усилителем 13, источником 11 и усилителем 14. Второй вход компаратора 17 непосредственно связан с выходом сумматора 16. Выход сумматора 6 присоединен к первым входам блоков 27 и 28 сравнения. Второй вход блока 27 сравнения соединен с выходом усилителя 13. Выходы сумматоров 8 и 9 соединены собтветственйо с первыми входами блоков 29 и 30 сравнения. На

0

5

0

5

0

5

генератора 2 пилообразного напряжения, имеющий постоянную крутизну и изменяющуюся в зависимости от часто ты следования импульсов генератора 1 тактовых импульсов длительность, обозначен на фиг. 2 как U2. Период сигнала 11 соответствует при этом полупериоду выходного напряжения инвертора. Амплитуда напряжения иг постоянно фиксируется датчиком 5 амплитуды, выходной сигнал U$ которого поступает на плюсовой вход сумматора 6 и из величины которого в сумматоре

6производится вычитание по амплитуде сигнала вспомогательного источника

7(на временных диаграммах фиг. 2 напряжения блоков 6 и 7 обозначены соответственно как Ut и U7).

Напряжение источника 12 управляющего напряжения усиливается усилителями 13 и 14 с нормированными и разными коэффициентами передачи, выходные сигналы которых, обозначенные на фиг.2 как U и U)4, через ключи 24 и 26 поступают на вход компараторов 19 и 21 и непрерывно сопоставляются в них с напряжением 11 г. Сигналы U 10и U,, источников 10 и 11 сравниваются с U в компараторах 18 и 20. При этом амплитуда сигналов U 10 7 U t«8моменты равенства сопоставляемых на входах компараторов сигналов на выходах компараторов вырабатываются короткие однополярные импульсы, соответствующие моментам формирования фронтов выходных импульсов.

Временные диаграммы, построенные на фиг. 2а, поясняют принцип работы

Изобретение относится к сильной преобразовательной технике. Цель изобретения - повышение качества стабилизации величины выходного напряжения однофазного регулируемого по частоте мостового инвертора. Выходное пилообразное напряжение генератора 2 развертывающего напряжения устройства, частота которого в два раза превышает выходную частоту инвертора, последовательно сопоставляется в компараторах 17-21 с сигналами сумматора 16, источника постоянного напряжения 10, усилителя 13, источника 11 и усилителя 14, значения которых определяют начальную форму выходной кривой. В моменты равенства указанных сигналов на выходах компараторов вырабатываются короткие однополярные импульсы, вызывающие формирование соответствующих фронтов импусльво кривой выходного напряжения инвертора. Сигнал датчика амплитуды напряжения развертки 5, величина которого обратно пропорциональна значению выходной частоты, через усилитель 15 поступает на вход опорного сумматора 16 системы, при помощи которого обеспечивается пропорциональная изменению частоты вариация суммарной длительности импульсов выходной кривой инвертора. 2 ил.

вторые входы блоков 28, 29 и 30 срав- Q устройства на нижнем частотном дианения поступает сигнал с выхода сумматора 16. Выходы блоков 27 и 28 сравнения связаны через элемент И 31 со входом схемы ИЛИ 32, второй вход которой соединен с выходом блока 30 сравнения. Выходы блоков 28 и 29 сравнения связаны со входами схемы ИЛИ 33. Выход схемы ИЛИ 32 связан с управляющими цепями ключей 25 и 26, выход схемы ИЛИ 33 соединен с управляющими цепями ключей 23 и 24. Вторые входы компараторов 18 и 20 связаны с соответствующими плюсовыми входами сумматора 16, вторые входы компараторов 19 и 21 подключены к минусовым входам сумматора 16.

В основе работы схемы (фиг. 2) лежит вертикальный принцип управления. Выходной развертывающий сигнал

5

0

5

пазоне, когда на полупериоде кривой выходного напряжения формируется максимальное количество импульсов (в данном случае пять импульсов на полупериоде). Амплитуда сигнала Uf с выхода датчика 5 при этом близка к своему максимальному значению. Соответственно близок к максимальной величине сигнал на выходе усилителя 15, поступающий на первый вход сумматора 16. Коэффициент передачи Кf, усилителя 15 меньше единицы, его численное значение соответствует требуемому значению стабилизируемого на выходе преобразователя среднего на полупериоде напряжения, выраженного в частях от максимально возможного значения, принимаемого за единицу (так, при К 1(j 0,8 на всем диапазоне

регулирования частоты среднее значен напряжения будет стабилизировано на уровне 0,8 от максимального, т.е. на уровне 0,8А, где А - амплитуда выходных импульсов).

Выходной сигнал сумматора 16 на нижнем частотном диапазоне превышает напряжение Ug и II9 с выходов сумматоров 8 и 9, на выходе блоков 29 и 30 сравнения при этом формируются сигналы, замыкающие ключи 23 и 24, 25 и 26 (считается, что при значени

ях

Uo

Uu , больших амплитуд сигналов

и tU , на выходах блоков 29,

U

и„

30 и 28 сравнения формируются нулевые сигналы, в соответствии с которыми ключи 23-26 размыкаются и наоборот). На выходе блока 27 единичны сигнал формируется, если U ,3 U.

Таким образом, на данном поддиапазоне регулирования в сумматоре 16 происходит суммирование сигналов K,5U5, U(0 , -U1S , Utll-U14. Результирующий сигнал с выхода сумматора 16 поступает на вход компаратора 17, в момент равенства сигналов U2 компаратор 17 выдает команду на формирование передних фронтов первых н полупериоде и задних фронтов последних на полупериоде импульсов кривой выходного напряжения II . Задний фронт первого на полупериоде выходнго импульса, как следует из кривых фиг. 2а, формируется в момент равенства сигналов Д1 (0 и U , передний фронт второго по счету импульса синтезируется в момент равенства 1113и U ,Ј и т.д. Длительность выходных импульсов начальной кривой выходного напряжения, как следует из принципа формирования, определяются абсолютными значениями величин сигналов U.

U

Ю

и

13,

U „и U14,

И

в рассматриваемом варианте закон формирования выходных импульсов на начальной частоте близок к алгоритму ШИМ. При этом K16LJ5 U + ).

При увеличении частоты следования импульсов генератора пропорционально уменьшаются частота и амплитуда напряжения генератора 2, а также сигнал U с выхода усилителя 15 Соответственно уменьшается выходное напряжение U fj сумматора 16, передний фронт первого на полупериоде выходного импульса сдвигается к середине полупериода, длительность этого импульса уменьшается. В момент,

U

сравняеткогда амплитуда сигнала U ся с напряжением U. на выходе сумматора 8, выходной сигнал блока 29 сравнения размыкает ключи 23 и 24, в кривой выходного напряжения начинает формироваться на два импульса меньше. Передний фронт первого на полупериоде импульса выходной кривой синте10 зируется в моменты равенства U, и

5

0

5

0

5

0

U

ft

задний фронт этого импульса вырабатывается компаратором 20 при равенстве напряжений U 7 и U

Следует отметить, что размыкание ключей 23 и 24 может произойти и по команде блока 28 сравнения, что произойдет в том случае, если сигнал U, с выхода сумматора 6 сравняется с выходным напряжением II,, сумматора 16,

При дальнейшем повышении выходной частоты инвертора после того, как сигнал U6 становится равным и затем меньшим амплитуде напряжения U 1з усилителя 13, возможно возникновение вышеупомянутого режима, при котором значения U и U ь станут равными между собой. В этом случае (фиг. 26) сигналы с блоков 27 и 28 сравнения через элемент И 31 и затем через схему ИЛИ 32 поступают на управляющие цепи ключей 25 и 26 и размыкают их. Кривая выходного напряжения при этом начинает формироваться из одного импульса на полупериоде, временные положения фронтов которого определяются величиной выходного сигнала сумматора 16, равного K1fUj. R случае если изменения начального состояния блока 28 сравнения не произойдет, ключи 25 и 26 размыкаются сразу после равенства сигналов U g и II 1t на выходе блока 30 сравнения по команде этого блока.

Амплитуда напряжения U7 вспомогательного источника 7 определяет величину минимального временного интервала между двумя соседними коммутациями вентилей силовой схемы и выбирается исходя из конкретных частотных свойств силовых цепей инвертора. Распределитель 4 системы управления включает в свой состав триггерное звено на входе, попеременно переключаемое из одного состояния в другое короткими однополярными импульсами, поступающими от компараторов 17-21 через элемент ИЛИ 22.

Входной триггер распределителя А связан с первым входом комбинационного логического устройства распределителя, на второй вход которого поступают сигналы от регистра 3, простейшего триггерного звена, принимающего за период два состояния и определяющего моменты смены полярности кривой формируемого выходного напря- жения инвертора. Считая для определенности, что при формировании положительной полуволны выходного напря-ij жения мостового инвертора включены вентили А и С, при формировании ну- ревой паузы - А и В, соответственно на отрицательной полуволне при формировании выходных импульсов включены В и D, на нулевой паузе - С и D, обозначая сигнал на выходе входного триггера распределителя через х, а на выходе регистра 3 через у, получаем логические уравнения, характеризующие комбинационное устройство распределителя 4

W

ху + ху у;

W0 ху + ху; W с ху + ху; W D ху + ху

Таким образом, добавление в схему известного устройства сумматора и -jj элементов ИЛИ позволяет обеспечить качественную стабилизацию величины выходного напряжений на всем диапазоне регулирования частоты. При этом автоматически и с высокой точностью 40 поддерживается постоянство среднего на полупериоде значения выходного напряжения.

Формула изобретения дз

Устройство для управления автономным инвертором напряжения, содержащее п усилителей, п-1 из которых входами соединены с источником уп- л равляющего напряжения, два элемента ИЛИ, генератор тактовых импульсов, соединенный с регистром, выходом подключенным к первому входу распределителя управляющих импульсов и к гене- $ ратору пилообразного напряжения, соединенному с датчиком амплитуды пилообразного напряжения и с первыми входами 2п-1 компараторов с выходными

Q $ 0 5

0

j 0

з

л $

формирователями коротких импульсов, выходы которых через первый элемент ИЛИ присоединены к второму входу распределителя, вторые входы всех нечетных компараторов, кроме первого, через ключи связаны с выходами соответствующих усилителей, вторые входы четных компараторов через ключи соединены с основными источниками постоянного напряжения, п сумматоров, вспомогательный источник постоянного напряжения, соединенный с минусовым входом первого сумматора и с первыми входами остальных сумматоров, вторые входы которых соединены с основными источниками постоянного напряжения, выходы которых подключены к первым входам первой группы блоков сравнения, плюсовой вход первого сумматора связан с выходом датчика амплитуды пилообразного напряжения, выход первого сумматора присоединен к первым входам второй группы блоков сравнения, вторые входы всех блоков сравнения второй группы, кроме первого, соединены с первыми входами соответствуюедях элементов И, первый из которых выходом связан с первым входом второго элемента ИЛИ, отличающееся тем, что, с целью повышения качества стабилизации величины выходного напряжения, оно снабжено дополнительными сумматорами и п-2 элементами ИЛИ, причем первый плюсовой вход дополнительного сумматора через n-й усилитель связан с выходом датчика амплитуды пилообразного напряжения, другие плюсовые входы дополнительного сумматора подсоединены к вторым входам четных компараторов , минусовые входы дополнительного сумматора включены к вторым входам всех нечетных компараторов, кроме первого, второй вход которого связан с выходом дополнительного сумматора и с вторыми входами всех блоков сравнения первой группы и первого блока сравнения второй группы, выход первого блока сравнения второй группы соединен с вторыми входами элементов И и с первым входом последнего дополнительного элемента ИЛИ, выходы остальных элементов И подключены к первым входам соответствующих дополнительных элементов ИЛИ, вторые входы второго и дополнительных элементов ИЛИ связаны с выходами соответствующих блоков сравнения первой

Увш

о

я/г

(риз 1

и S

у У

/

Ув

KZ

г//«

я

О

if.

J7

Фиг. 2