Устройство для управления трехфазным вентильным инвертором Советский патент 1989 года по МПК H02M7/48 

СП

ю

ел

СХ)

СЛ

дополнительного сумматора 8, форми- рующего сигнал, пропорциональный разности амплитуд напряжений блоков 14 и 6, и ключа 32, включенного между сумматором 8 и входом сумматора 13 и управляемого командами с инверсного выхода блока сравнения 29,приводит к форсированному перемещению фронтов выходных импульсов в диапазоне повышенных, близких к номинальной, выходных частот инвертора и уменьшает тем самьгм количество коммутаций силовых вентилей преобразователя. 4 ил.

Изобретение относится к электротехнике и может быть использовано для управления преобразователями, входящими в состав систем асинхронного электропривода. Цель изобретения является улучшение энергетических показателей преобразователя за счет уменьшения числа переключений силовых вентилей и повышения точности процесса связанного регулирования частоты и величины выходного напряжения. Введение в состав устройства интегратора 21 с двумя входами, на которые поступают сигналы блока 1 задания частоты и датчика 20 среднего на полупериоде значения выходного напряжения, обеспечивает астатический характер процесса связанного регулирования частоты и величины выходного напряжения инвертора с учетом искажения формы выходного напряжения, возникающего в ходе инвертирования. Добавление дополнительного сумматора 8, формирующего сигнал, пропорциональный разности амплитуд напряжений блоков 14 и 6, и ключа 32, включенного между сумматором 8 и входом сумматора 13 и управляемого командами с инверсного выхода блока сравнения 29, приводит к форсированному перемещению фронтов выходных импульсов в диапазоне повышенных, близких к номинальной, выходных частот инвертора и уменьшает тем самым количество коммутаций силовых вентилей преобразователя. 4 ил.

Изобретение относится к электротехнике и может быть использовано для управления автономными мостовыми инверторами напряжения, входящими в состав систем асинхронного электропривода.

Целью изобретения является улучшение энергетических показателей преобразователя за счет уменьшения количества переключений силовых вентилей и повьш1ение точности процесса связанного регулирования частоты и величины выходного напряжения.

На фиг.1 изображена функциональная схема предлагаемого устройства; на фиг.2 и 3 - временные диаграммы его работы; на фиг.4 - функциональная схема блока формирования длительностей импульсов.

Для определенности принято, что количество основных источников схемы равно двум () . Диапазон связанного регулирования частоты и величины напряжения преобразователя при этом определяется по соотношению N 2п + 1. Таким образом для приведенного варианта структуры, когда п 2, устройство обеспечивает постоянство отношения величины напряжения инвертора к частоте при пятикратном изменении частоты выходного сигнала

Устройство, выполненное по вертикальному принципу, содержит блок 1 задания частоты, аналоговый сигнал, с выхода которого определяет частоту следования импульсов задающего генератора 2. Последний соединен с трехразрядным регистром 3 и генератором 4 пилообразного напряжения. Выходы регистра 3 подключены к тактовым входам логического распределителя 5 управляющих импулг сов. Сигнал генератора 4 пилообрз з- ного напряжения поступает на датчик 6 амплитуды пилообразного напряжения, связанный своим выходом с плюсовым входом :умматора 7 и с MVI5

0

5

0

5

0

5

0

5

нусовым входом сумматора 8. Основной источник 9 постоянного напряжения присоединен к первым входам сумматоров 10 и 11,а основной источник 12 подключен к первым входам сумматоров 13 и 14. Выходы указанных сумматоров через ключи 15-18 присоединены к соответствующим входам блока 19 формирования длительностей импульсов, выход которого присоединен к основному входу распределителя 5 управляющих импульсов.

Выходное напряжение преобразователя Цщ,,, поступает на датчик 20 среднего на полупериоде значения выходного напряжения. Нормированный сигнал с выхода датчика 20 поступает на минусовой вход двухвходового интегратора 21, плюсовой вход которого связан с блоком 1 задания частоты. Выход интегратора 21 присоединен к плюсовым входам сумматора 11, 14 и 22 и к минусовым входам сумматоров 10 и 13. Выход сумматора 22 через ключ 23, а выход генератора 4 непосредственно связаны с соответствующими входами блока 19. Минусовой вход сумматора 7 связан с выходом вспомогательного источника 24 постоянного напряжения, подключенным также к входам вспомогательных сумматоров 25 и 26. Выход сумматора 7 присоединен к входам блоков 27-31 сравнения. Выход сумматора 14 присоединен к плюсовому входу сумматора 8.

Другие входы вспомогательных сумматоров 25 и 26 подключены соответственно к выходам сумматоров 10 и 13, другие входы блоков 27-31 сравнения связаны соответственно с выходами сумматоров 11, 25, 14, 26 и 22. Выходы блоков 27-30 присоединены соответственно к управляющим цепям ключей 15-18, выход блока 31 сравнения соединен с управляющей цепью ключа 23, Инверсный выход блока 29

5

сравнения связан с управляющей цепью ключа 32, включенного между выходом сумматора 8 и плюсовым входом сумматора 13.

На фиг.2 приведены временные диаграммы (циклограммы), иллюстрирующие ПРИН1ЦШ работы устройства в течение одного полупериода выходного напряжения. Сигналы на выходах узлов и блоков системы обозначены на фиг.2 индексами, соответствующими их цифровым обозначениям на фиг.1.

Аналоговый выходной сигнал блока 1 задания частоты, пропорциональньй выходной частоте преобразователя, определяет частоту следования импульсов задающего генератора 2, которая на всем диапазоне регулирования в 12 раз превышает вьгхоДную частоту инвертора. Генератор 2 периодически запускает генератор развертывающего пилообразного напряжения, выходной сигнал и которого имеет постоянную в обе стороны крутизну и переменную в зависимости от частоты сигналов генератора 2 амплитуду, которая постоянно фиксируется датчиком 6 амплитуды пилообразного напряжения .

Временные диаграммы, построенные на фиг.2, соответствуют пониженной выходной частоте преобразователя, близкой к начальной (.минимальной) выходной частоте. Величина напряжения источников 9 и 12 опорного напряжения определяет при этом временное положение середин выходных импульсов, величина сигналов U и U,2 находится при этом в общем случае из соотношения

U;

21

2п +

и.

максимальная амплитуда сигнала генератора 4, наблюдаемая на начальной выходной частоте инвертора . рассматриваемого случая

гггг

0,8

г ГГЬ -

Суммирование и В1.п|итание из указанных сигналов одинаковых по вели25845

чине сигналов, поступающих на другие входы сумматоров 10, 11, 13 и 14 позво-тяет получить на выходе указанных сумматоров сигналы U,f, , и,, , и ,1, и и,4 , вехк-.шна которых определяет временное положение фронтов импульсов кривой выходного напряжения преобразователя. Соответст Q венно на выходе сумматора 22 формируется напряжение и , величина которого задает д-чительность центрального на полупериоле импульса выходной кривой, а также крайных выJC ходных импульсов. Сигнал на выходе интегратора 21 на начальной частоте равен нулю. Упомянутые суммарные сигналы через ключи 15-18 и 23 поступают на соотпетствуюище входы блока

2Q 19 формирования длительностей импульсов, в котором сопоставляются с сигналом Иф генератора 4 развертывающего напряжения.

Результируюш.ее напряжение U,9 с

25 выхода блока 19, определяющее длительность импульсов кривой выходного напряжения, поступает на основной вход логического распределителя 19 управляющих импульсов, на так

товые входы которого поступают сигналы и-J с выхода трехразрядного регистра 3 (обозначенные соответственно, начиная с м-падшегс разряда, как U,-j, и Кривые линейного выходного напряжения инверто- ра Идц, UBC и Ufa формируются при этом из максимального количества импульсов (из 11 импульсов на полупериоде) .

Увеличение амплитуды выходного сигнала блока 1 задания частоты сопровождается пропорциональным ростом частоты следования импульсов генератора 2. Растет также длительиость выходных импульсов, определяемая величиной разностных сигналов и,, - Uio , и,, - и,, и амплитудой сигнала i-i, что приводит к пропорциональному увеличению величины

среднего на полупериоде значения вьгходного напряжения, выделяемой датчиком 20. Интегрируемый разностный сигнал и, - и,2п (на рассматриваемом начальном этапе процесса

регулирования U U) поступает на входы сумматоров 10, 11, 13, 14 и 22 и способствует поддержанию постоянства отношения между величиной среднего на полупериоде выходного

напряжения и выходной частотой инвертора на всем диапазоне регулирования .

Количество импульсов в кривой выходного напряжения инвертора с ростом частоты последовательно уменьшается, причем переход от одного поддиапазона регулирования к другому осуществляется плавным, практически безударным способом при сохранении коммутационной устойчивости инвертора за счет работы логической части системы, включающей опорный и вспомогательные сумматоры 7, 25 и 26, источ- ник 24, блоки 27-31 сравнения и ключи 15-18 и 23„

При равенстве амплитуд сигналов и, и UY (этому соответствует минимальная продолжительность межкоммутационной паузы между выходными импульсами на центральных участках тактовых интервалов) блок 27 сравнения размыкает ключ 15, и на указан ных центральных участках тактовых импульсов будет формироваться по одному выходному импульсу удвоенной длительности, передний и задний фронты которого определяются величиной сигнала U,Q .Дальнейшее повьш1ение выходной частоты инвертора сопровождается последовательным уменьшением длительности указанного выходного импульса, при минимально допустимой продолжительности которого, наблюдаемой в момент равенства сигналов на входе блока 28 сравнения, осуществляется размыкание ключа 16, после чего в кривой выходного напряжения в центрах тактовых интервалов снова формируется пауза.

Описанный алгоритм функционирования системы несколько видоизменяется в диапазоне повышенных выходны частот преобразователя после срабатывания блока 29 сравнения, фиксирующего момент равенства сигналов сумматора 7 и сумматора 14, формирующего фронты вторых по счету от начала и конца тактовых интервалов выходных импульсов. На этом этапе регулирования по команде с инверсного выхода схемы 29 сравнения ключ 32 оказывается замкнутым, и на ILTIO- совой вход сумматора 13 поступает дополнительный ра:1ностный сигнал и 4 величина которого близка к нулю в момент заьп.гкания ключа 32

10

15

20

25

30

35

40

45

50

55

и затем постепенно увеличивается вместе с ростом выгодной частоты преобразователя.

На фиг.З приведены временные диаграммы, поясняющие процесс формирования полуволны выходного напряжения на упомянутом подинтервале регулирования, соответствующем диапазону повьш1енных выходных частот инвертора. На этом этапе наблюдается отмеченный стрелками рост значений напряжений U, и U, что приводит, как показано стрелками на кривой ,, к форсированному сдвигу к центру тактовых интервалов фронтов выходных импульсов, в результате чего длительность выходных импульсов, формируемых в центрах тактовых интервалов, достаточно быстро уменьшается до нуля с соо гвет- ствующим увеличением продолжительности крайних и центрального на полупериоде импульсов. Количество коммутаций вентиля каждой фазы силовой схемы на полупериоде при этом уменьшается на четыре (исключается форми- ровйние двух выходных, импульсов с двумя фронтами) с соответствуюсцим уменьшением величины потерь на коммутацию.

Дальнейшее повьш1ение выходной ча стоты инвертора сопровождается последовательным уменьшением продолжи- тельностей пауз между выходными импульсами при неизменной величине сигнала U с выхода сумматора 22, которая стабилизируется за счет формирования сигнала отрицательной полярности на выходе интегратора 21, компенсирующего возрастание амплитуды напряжения на выходе блока 1. Пбсле того, как длительность паузы между выходным импульсом уменьшится до минимально допустимой величины, что соответствует номинальной выходной частоте П1 еобразователя, командный сигнал с выхода схемы 31 сравнения размыкает ключ 23, после чего на полупериоде кривой линейного выходного напряжения начинает формироваться по одному выходному импульсу протяженностью 120 эл.град., величина выходного напряжения инвертора при этом максимальна и при Дсяльнейшем увеличении частоты остается на этом уровне.

Блок 19 формирования длительностей импульсов наиболее просто

ализуется (фиг.4) при помо1ци системы компярируюишх блоков 33-37 с выходными формирователями коротких импульсов, которые через элемент ИЛИ 38 связаны с входом счетного триггера 39, выход которого является выходом блока 19. На один из входов компарирующих блоков 33-37 поступает развертывающее пилообразное напр жение U4. генератора 4, другие входы компараторов связаны с выходными клеммами ключей 15-18 и 23.

Импульсы управления силовыми ключами трехфазного инвертора в процессе регулирования- величины и частоты напряжения вьфабатываются логически распределителем 5 управляю1цих импульсов в соответствии с сигналами, поступающими от блока 19 (напряжение U,,j ) , и трехразрядного регистра 3. Выходные сигналы Uj регистра 3 с выходами U,j, , U з пг выполняющего функции пересчетной схемы, обозначены на фиг.2 в цифровой и в импульсной форме и последовательно принимают на периоде выходной частоты значения 100, 001, 000, 101, 110 111, 100,.... Распределитель 5 осуществляет режим 180-градусного управления вентилями трехфазного инвертора с фазами А, В, С.с дополнительными коммутациями на средних 60-градусных участках и представляет собой логическую схему, в которой осуществляется логическое умножение входных сигналов с последующим логическим суммированием. Логические функции, реализуемые распределителем 5 и соответствующие управляющим импульсам вентилей соответствующих фаз, имеют следующий вид:

-А и,1 и,,„ + и„и,д+ U,,rU,, ;

+В йя и„,т + UjjU,+ Uji и,, +

+ U,jU,U,jjtU,, ;

+С U,tU3ni + и,, и,,+ и,,,и,„ .

Импульсы управления другими ключами инвертора (+А, -В, -С) получаются логическим инвертированием соответствующих фазных сигналов. Полная система линейных выходных напряжений инвертора Пдц, U,(. , изображена на фиг.2. Форма кривой выходного напряжения инвертора при

10

0

этом на всем диапазоне регулирования не зависит от параметров нагрузки.

Таким образом, дополнительное включение в состав структуры устройства управления небольшого числа элементарных узлов и блоков позволяет существенно уменьшить количество переключений силовых вентилей как на пониженных выходных частотах, на поддиапазонах регулирования, на которых в серединах тактовых интервалов формируются выходные импульсы, так и в диапазоне повьшенных выход5 ных частот преобразователя, на котором за счет форсированного целена- прлвленного сдвига фронтов выходных импульсов, производимого при помощи устройства управления, исключается формирование выходных импульсов в серединах тактовых интервалов. Это приводит к меньшению количества дополнительных коммутаций вентиля каждой фазы на верхнем частотном

5 диапазоне на 40% (шесть коммутаций каждого вентиля на полупериоде вместо десяти) с соответствующим снижением суммарной величины коммутационных потерь и улучшением энергетических показателей инвертора. Введение в цепь канала регулирования величины выходного напряжения сигнала обратной связи с выхода преобразователя и включение в указанный канал интегратора позволяет повысить точность процесса связанного регулирования частоты и величины напряжения как путем обеспечения астатического характера процесса регулирования, так и за счет учета реальной величины выходного напряжения, вьщеляемой датчиком цепи обратной связи.

0

5

0

Формула изобретения

Устройство для управления трехфазным вентильным инвертором, содержащее блок задания частоты,соединенный с задающим генератором,связанным выходом с входом трехразрядного регистра, выходы которого присоединены к тактовым входам распределителя управляющих импульсов, и с генератором пилообразного напряжения, выход которого подключен к первому входу блока формирования длительностей импульсов, связанного своим выходом с входом распределителя управляюрдих импульсов, п ос11

новньгх источников постоянног-0 напряжения, подключенных к первым связанным попарно входам основных сумматоров, выходы которых через уп- равляем1 1е ключи присоединены к соот ветствуюисим входам блока формирования дпит ельностей импульсов, при этом выходы нечетных основных сумматоров присоединены к первым вхо- дам блоков сравнения первой группы, выходы четных основных сумматоров подключены к первым входам вспомогательных сумматоров, выходы которых связаны с первыми входами бло- ков сравнения второй группы, выходы блоков сравнения первой группы соединены с управляющими пепямн четных управляемых ключей, выходы блоков сравнения второй группы присо- единены к управляющим цепям нечетны управляемых ключей, вторые.входы всех блоков сравнения связаны с выходом опорного сумматора, плюсовой вход которого соединен с выходом да чика амплитуды пилообразного.напряжения , минусовой вход опорного сумматора связан с источником опорного напряжения, который присоединен также к вторым входам вспомогатель- ных сумматоров, о т .п и ч а ю щ е - е с я тем, что, с целью улучшения энергетических показателей преобразователя за счет уменьшения числа переключений силовых вентилей и повышения точности процесса связанно- го регулирования частоты и величины выходного напряжения, оно снабжено датчиком среднего на полупериоде значения выходного напряжения, интегратором с двумя суммирующими входами, дополнительным блоком

5 0 5 Q 5

0

512

сраннения, двумя дополнительными сум- MaT(.ipaNm и двумя дополнительными управляемыми ключами, причем выход блока задания частоты присоединен к вторым плюсовым входам нечетных основных сумматоров, к вторым минусовым входам четных основных сумматоров, к первому входу первого дополнительного сумматора и к плюсовому входу интегратора, второй минусовой вход которого связан с выходом датчика среднего значения выходного напряжения, выход интегратора подключен к третьим плюсовым входам нечетных основных сумматоров, к третьим минусовым входам четных основных сумматоров и к второму входу первого дополнительного сумматора, выход которого через пер.ый дополнительный ключ присоединен к (2п+2)-му входу блока формирования длительностей импульсов, выход последнего нечетного основного сумматора связан с плюсовым входом второго дополнительного сумматора, минусовой вход которого присоединен к выходу датчика амплитуды пилообразного напряжения, выход второго дополнительного сумматора через второй дополнительный ключ подключен к четвертому плюсовому входу последнего четного основного сумматора,входы дополнительного блока сравнения соединены с выходами опорного сумматора и первого дополнительного сумиато- ра , выход дополнительного блока сравнения связан с управляющей цепью первого дополнительного ключа, управляющая цепь второго дополнительного ключа присоединена к инверсному выходу и - го основного блока сравнения первой группы.

UB

Фиг. г

и,

и,

фиг. J

Uf3

z.