Интегральный преобразователь импульсов Советский патент 1989 года по МПК H03K5/01 

во

О)

4ib

СО СО

4;

4i

;&

вания выходных уровней и быстродейстВИЯ. Интегральный преобразователь импульсов содержит блок 1 формирования выходных уровней с входами 2-4, которые являются входами задания уровней преобразователя, выходом 9, который является выходом преобразователя с входами 10-12 задания режима, блок 13 токораспределения с выходами ;14-16 и входом 17, источник 18 опор- ,ного напряжения. Введенные в преобра зователь гокозадающий элемент 24, отражатели 25, 26 тока, инвертирующий каскад 27, транзисторы 28, 29,

выходной транзистор 30, ключевой элемент 31 с управляющим входом 32, элемент 33 смещения, конденсаторы Зб, 37 позволяют исключить колебательный процесс на выходе источника опорного

напряжения, что повышает точность формирования выходных уровней и быстродействие. 1 з.п. ф-лы,2 ил, I табл.,

Изобретение относится к импульсной технике и может быть использовано для формирования двухуровневых и многоуровневых импульсов управления регистрами и секциями накопления и хранения фоточувствительных микросхем с зарядовой связью. Цель изобретения - повышение точности формирования выходных уровней и быстродействия. Интегральный преобразователь импульсов содержит блок 1 формирования выходных уровней с входами 2-4, которые являются входами задания уровней преобразователя, выходом 9, который является выходом преобразователя с входами 10-12 задания режима, блок 13 токораспределения с выходами 14-16 и входом 17, источник 18 опорного напряжения. Введенные в преобразователь токозадающий элемент 24, отражатели 25, 26 тока, инвертирующий каскад 27, транзисторы 28, 29, выходной транзистор 30, ключевой элемент 31 с управляющим входом 32, элемент 33 смещения, конденсаторы 36, 37 позволяют исключить колебательный процесс на выходе источника опорного напряжения, что повышает точность формирования выходных уровней и быстродействие. 1 з.п. ф-лы, 1 табл., 2 ил.

Изобретение относится к импульсной технике и может быть использовано для формирования двухуровневых и многоуровневых импульсов управления ре- гистрами и секциями накопления и хранения фоточувствительных микросхем с зарядовой связью (ФМЗС).

Целью изобретения является повышение точности формирования выходных уровней и быстродействия за счет исключения колебательного процесса на выходе источника опорного напряжения

На фиг,1 приведена принципиальная электрическая схема интегрального преобразователя импульсов;на фиг,2 графики, иллюстрирующие работу пред- лагаемого (сплошные .линии) и извест- ного (пунктирные линии) преобразователей при импульсном воздействии на входе управления режимом: а - входное воздействие;, б - зависимости коллекторного тока эталонного транзистора от времени; в - влияние переходных процессов в источнике опорного напря- жения на выходны.е уровни преобразователя при неизменных состояниях на входах выбора уровней.

Интегральный преобразователь импульсов содержит блок 1 формирования выходных уровней с входами 2-4, которые являются входами выбора уровней преобразователя, шинами 5- 8 питания, которые являются.входами задания уровней преобразователя, вы- ходом 9, который является выходом преобразователя, и входами 10 - 12 задания режима, блок 13 токораспределения с выходами 14 - 16, входом 17, источник 18 опорного напряжения, включающий токозадающий элемент 19, отражатель 20 тока, повторитель 21 напряжения, инвертирующий каскад 22, эталонный транзистор 23, Кроме того.

1-. ,

интегральный преобразователь импульсов содержит токозадающий элемент 24, отражатели 25 и 26 тока, инвертирующий каскад 27, первый, второй и вы ходной транзисторы 28 - 30 соответственно, ключевой элемент 31 с управляющим входом -32, который является входом управления режимом преобразователя, элемент 33 смещения, общую шину 34, конденсаторы 35 - 37, при этом входы 10 - 12 блока 1 соединены соответственно с выходами 14 - 16 блока 13, вход 17 которого соединен с выходом источника 18, выход токоза- дающего элемента 19 соединен с выходом отражателя 20 и входом повторителя 21, выход которого является выходом источника 18 и через инвертирующий каскад 22 подключен к базе эталонного транзистора 23, коллектор которого соединён с входом отражате- ля 20, выход токозадающего элемента 24 соединен с выходом отражателя 25 и входом инвертирующего каскада 27, выход которого соединен с базой транзистора 28 коллектор транзистора 28 соединен с эмиттером транзистора 29, коллектор которого соединен с входом отражателя,25, а база через элемент 33 подключена к входу отражателя 26 и первому выводу ключевого элемента 31, второй вывод которого соединен . с общей шиной 34, выход отражателя 26 соединен с базой выходного транзистора 30, коллектор которого соединен с выходом отражателя 20 Toxaj между

входом и выходом отражателей 20 и 25

, - -

тока включены соответственно конден- са-г оры 35 и 36, а меящу выходами отражателей 20 и 26 включен конденсатор 37,

Кроме того, источник 18 может содержать дополнительный эталонный

транзистор 38,.дополнительный повторитель 39 напряжения, выход которого является дополнительным выходом 40 источника 18 и транзистор 41; при этом дополнительный эталонный транзистор включен эмиттером и коллектором между коллектором эталонного транзистора 23 и входом -отражателя 20 тока, а его. база подключена к входу дополнительного повторителя 39, выход которого подключен к базе транзистора 41, эмиттер и коллектор тран :зистора 41 соединены соответственно с общей шиной 34 и базой дополнительного эталонного транзистора 38, дополнительный вых,од 40 подключен к дополнительному входу блока 13 токо- распределения.

Кроме того, блок 1 формирования выходных уровней может содержать транзисторы 42-50.

Интегральный преобразователь импульсов работает следующим образом.

Ток 1, протекающий через токоза- дающий элемент 24, сравнивается с коллекторным током транзистора 29 с помощью отражателя 25 тока. Сигнал ошибки при разбалансе токов усиливается вторым инвертирующим каскадом 27 и транзистором 28 и подается в противофазе в эмиттерную цепь транзистора 29, включенного по схеме с общей базой (ОБ). При использовании резистора в качестве токозадающего элемента 24 и в отсутствие разбаланс коллекторный ток транзистора 29 определяется следующим соотношением.

иг%.

к

§.

R

п

R -

24

де Uf, напряжение источника питания, обеСдечивающего ток через токозадающий элемент -24;

R, - сопротивление резистора токозадающего элемента 24; сопротивление резистора, шунтирующего вход отражателя 25 тока;

прямое падение напряжения на переходах база - эмиттер транзисторов инвертирующего каскада 27 и отражателя 25, Входной ток отражателя 26 тока

сть базовый ток транзистора 29

24 R

I

ft

14

где коэффициент передачи тока базы транзистора 29 (в дальнейшем буг

10

-дЁм считать,- что на коэффициенты передачи всех р - п - р-транзисторов в преобразователе на их рабочих токах одинаковы и равны Ар , что достигается известными конструктивно-топологическими методами, все р - п - р- транзисторы выполнены в виде торцевых или горизонтальных структур).

Если ключевой элемент 31 закрыт, выходной ток отражателя 26 определяется по формуле

т -L.v - выу-гб РР

15 где К - коэффициент, определяемьй -соотношением площадей эмиттер- ных переходов транзисторов в отражателе 26 тока. Тогда коллекторный ток вькодного

1,К.

транзистора 30 равен

Если же ключевой элемент 31 открыт значит и Т.равны нулю. Элемент 33 смещения-исключает нелинейный режим схемы с общей отрицательной обратной связью (ООС),

включающей отражатель 25 тока, транзисторы 28 и 29 и инвертирующий каскад 27.

Источник 18 опорного напряжения работает следую1цим образом.

5

0

5

Cy f iapный ток 1, токозадающего элемента 19 и выходного трансзистора 30 сраннивается с коллекторньгм током эталонного транзистора 23 (либо с коллекторным током дополнительного эталонного транзистора 38) с помощью .отражателя 20 тока. Сигнал ошибки усиливается с помощью повторителя 21 напряжения и инвертирующего каскада 22 и подается в противофазе в базовую цепь эталонного транзистора 23 (либо после дополнительного усиления эталонным транзистором 23 в змиттерную цепь дополнительного эталонного транзистора 38, включенного по схеме ОБ). В отсутствие разбаланса напряжение на входе источника 18 опорного напряжения определяется соотношением

0

5

и

где I

on

le

.,

С

ОЭ 12

при замкнутом ключевом элементе 31; при разомкнутом ключевом элементе 31,

напряжение на пря- мось(ещенном переходе база - эмиттер транзистора инвер-

тирующего каскада 22;

j - сопротивление рези стора в его эмиттеоной цепи.

Если в источнике 18 используется дополнительный эталонный транзистор 38, то и„ определяется соотношением

,,

где oip - коэффициент передачи тока эмиттера торцевых р-п-р-транзисторов в интегральном преобразователе импульсов. В этом случае на дополни- тельном выходе 40 источника 18 напряжение определяется .выражением

40

I:

где m - коэффициент, учитывающий не

идеальность эмиттерного перехода транзистора 41; I.J - тепловой ток эмиттерного перехода транзистора 41; ср - температурный потенциал. Соответствуюпщм выбором площадей эмиттерных переходов транзистора инвертирующего каскада 22 и соответствующего транзистора в блоке 13 и сопротивлений резисторов в их эмиттерных цепях, а также площадей эмиттерных переходов транзистора 41 и соответствующего транзистора в блоке 13 получаем выходные токи блока 13 токорас- пределения, пропорциональные току I (выход 16), либо I/oin (выходы 14 и 15), причем практически независимо от температуры кристалла ИС и абсо.- лютного разброса коэффициентов усиления транзисторов интегрального преобразователя импульсов. Стабильность режимов токов, задаваемых на входы 10-12 задания режима блока 1 формирования выходньк уровней способствует повыщению стабильности времен- ных характеристик интегрального преобразователя, поскольку времена перехода с уровня на уровень и задержки переключения обратно пропорциональны соответствующим режимным то- кам.

В конкретной реализации интегрального преобразователя импульсов блок 1 обеспечивает формирование четырех- уровневых выходных сигналов, предназ- наченных преимущественно для управления секциями накопления и хранения .фоточувствительных микросхем с заря°

5

0

5

0 5 0 45 50

5

довой связью (ФМЗС). Ниже приведена таблица соответст}зия входных логических и выходного сигналов, в которой U{ - напряжение на i-й шине питания (...8).

Вход 32 управления режимом согласован по уровням со стандартными ТТЛ (КМОП) логическими схемами. Входное импульсное воздействие изменяет состояние ключевого элемента 31. При этом базовый ток выходного транзистора 30 изменяется от нуля до значения (либо обратно). Соответственно коллекторный ток выходного транзистора 30 равен либо нулю, либо KI,. Передача ш-тульсного воздействия на источник 18 опорного напряжения через торцевой р-п-р-транзис- тор 30, работающий с генератором тока в базовой цепи, эффективно су-- ,жает спектр импульсного воздействия (тем же целям служит и третий конденсатор 37). Если коэффициенты р возрастут (при повышении температуры) , уменьшение запаса устойчивости источника 18 в существенной степени компенсируется снижением скорости изменения коллекторного тока выходного транзистора 30,что обусловлено уменьшением выходного тока отражателя 26 тока, обеспечивающего перезаряд конденсатора 37, т.е. при изменении Др происходит подстройка параметров импульсного воздействия на входе источника 18 опорного напряже- снижающая вероятность появления значительных колебаний режимных токов при изменении режима преобразователя. В результате, изменение режим- ньпс токов блока 1 имеет апериодический характер, уменьшается время установления режима по сравнению с колебательным процессом, исключаются ложные переключения на выходе преобразователя. Кроме того, оказывается возможным объединять вход 32 управления режимом с одним из входов выбора уровней (например, входом 2), что способствует повышению быстродействия преобразователя, исключает необходимость формирования специальных сигналов управления режимом, в частности, опережающих импульсные сигналы на входах выбора уровней. Очевидно, что длительность перехода с уровня на уровень при одновременном управлении режимом и входами уровней имеет; промежуточное значение по сравнению с соответствующим переходом уровней При фиксированных режимах с малой или большой мощностью потребления.

Для сравнения на фиг.2 приведены графики, иллюстрирующие работу предлагаемого преобразователя и известного при импульсном воздействии (фиг.2а) на входе управления режимом Коллекторный ток эталонного транзистора 1к.эг ( соответственно все режимные токи на входах задания режима блока формирования выходных уровней) изменяется в предлагаемом устройстве апериодически, а в известном возникают затухающие колебания (фиг.26, сплошная и пунктирная линия соответственно), В результате, в устройстве сигналы на входе управления режимом не приводят к искажениям выходных уровней (сплошные линии на фиг.2в), тогда как на выходе известного уст- ройства (пунктир) такие искажения возникают. Так, при вьтолнении в известном преобразователе блока формирования выходных уровней по схеме, приведенной на фиг,1 (четырехуровневый вариант), проявляются следующие механизмы искажения выходных уровней

Если на выходе установлен 1-й . уровень (вариант 1 нафиг.2в, пунк тир), при значительном превышении I 5 установившегося.значения и соответствующем увеличении режимных токов блока 1 формирования выходных уровней напряжения коллектор - эмиттер насыщения, транзисторов 42 и 43 могут превысить напряжения отпирания транзисторов 44 и 45 (из-за падения напряжения на сопротивлении тела коллектора) , В этом случае напряжение на базе транзистора 46-и на выходе преобразователя может снизитьсяi может даже возникнуть сквозной ток через транзисторы 45 и 46, При снижении режимных токов блока формирования выходных уровней до нуля транзисторы 44 и 45 оказываются в режиме с оторванной базой, вследствие чего может возникнуть пробой этих транзисторов и измениться вьгходной уровень.

Если на выходе установлен второй или четвертый уровень (варианты 2 и 3) , то при определенном уменьшении режимных токов сначала включаются транзисторы 47 или 48 (из-за наличия резисторов, шунтирующих переходы база-эмиттер этих транзисторов), далее.до момента полного выключения режимных токов в базу транзистора 46

10

15

20

25

протекает ток, который и приводит к изменению выходных уровней. Восстановление 11-го н IV-ro уровней происходит с помощью транзисторов 49 и 50,

Ложные переключения на 111-м уровне (вариант 4) могут происходить вследствие пробоя транзистора 42,, который переходит в режим с оторванной базой при нулевых режимных токах блока формирования выходных уровней,

Для двухуровневого исполнения блока формирования выходных уровней (в известном устройстве) характерны искажения по вариантам 1 и 4,

Формула изобретения

1, Интегральный преобразователь импульсов, содержащий блок формирования выходных уровней, блок токорас- пределения и источник опорного напряжения, причем входы блока формирования выходных уровней соединены с соответствуюш 1ми входами выбора уровней устройства, шины питания соединены с соответствуюш5- ми входами зада- ния уровней, а выход соединен с выходом устройства, входы задания режима блока формирования выходных уровней соединены с соответствуюш {ми выходами блока токораспределения, вход которого соединен с выходом источника опорного напряжения, о т 35 л и ч а ю щ и и с я тем, что, с

целью повышения точности формирования выходных уровней и быстродействия за счет исключения колебательного процесса на выходе источника опорного

0 напряжения, в него введены токозадаю- щий элемент, первьй и второй отражатели тока, инвертирующий каскад, первый, второй и выходной р-п-р-транзис- торы, ключевой элемент, элемент смещения, при этом выход токозадающего элемента соединен с выходом первого отражателя тока и управляющим входом инвертирующего каскада, выход которого соединен с базой первого транзис- тора, коллектор первого транзистора соединен с эмиттером второго транзистора, коллектор которого соединен с входом первого отражателя тока, а база через элемент смещения соединена с входом второго отражателя тока и выходом ключевого элемента, управляющий вход которого соединен с входом управления режимом устройства, а первый вход - с общей шиной устройства.

30

45

0

5

выход второго отражателя тока соеди нен с базой выходного транзистора, коллектор которого соединен с входом источника опорного напряжения, дополнительный выход которого соединен с вторым входом блока токораспределе ния, при этом между входом и выходом первого отражателя тока включен первый конденсатор, а между выходом. второго отражателя тока и коллектором выходного транзистора - второй конденсатор, эмиттеры первого и выходного транзисторов, вход токозадающего элемента и второй вход ключевого элемента соединены с ишной питания, вход инвертирующего каскада соединен с общей шиной.

О О

1

1 о о 1 1

о

1

о 1

о 1

о 1

Q

s

0

элемента соединен с выходом отража- тепя тока и управляющим входом повторителя напряжения, выход которого соединен с первым выходом источника опорного напряжения, выход повторителя напряжения через инвертирующий каскад соединен с базой эталонного транзистора, коллектор которого соединен с эмиттером дополнительного эт.алонного транзистора, коллектор которого соединен с входом отражате- дя тока, между входом и выходом отражателя тока включен конденсатор, база дополнительного эталонного транзистора соединена с коллектором транзистора, эмиттер которого соединен с общей; шиной, а база - с дополнительным выходом источника опорного напряжения, управляющий вход и выход дополнительного повторителя напряжения соединены соответственно с коллектором и базой транзистора, с шиной питания соединены вход токозадающего элемента, вход повторителя напряжения, : эмиттер эталонного транзистора и вход дополнительного повторителя напряжения, а с общей шиной - вход инвертирующего каскада.

1-й уровень

IV-й уровень

1-й зФовень111-й уровень

11-й уровень

III-й уровень

s

фиг. 2