Формирователь импульсов управления Советский патент 1987 года по МПК H03K5/01 

Изобретение относится к импульсной технике и может быть использовано для формирования импульсов управления приборами с зарядовой связью

Цель изобретения - повьшение быстродействия, стабильности временных параметров выходных импульсов, при .изменении параметров управляющих сигналов, регулировании временных параметров управляющих сигналов регулирования временных параметров выходных импульсов и при изменении температуры.

На фиг.1 представлена принципиальная электрическая схема устройства; на фиг.2 - схема входного узла с уменьшенным входным током.

Формирователь импульсов управления содержит первый 1 и второй 2 составные, транзисторы, первый - двадцатый транзисторы 3 - 22, первый 23 и второй 24 диоды, первый - одиннадцатый резисторы 25 - 35, первую 36 и вторую 37 шины источников питания, общую шину 38, шину 39 потенциального управления, шину 40 токового управления, управляемый источник 41 опорного напряжения с первой 42 и второй 43 шинами, шиной 44 управления опорным напряжением и шиной 45 опорного напряжения, шину 46 регулирования времени среза, шину 47 регулирования времени нарастания,- выходную шину 48 и двухэмиттерный транзистор 49.

Входной узел содержит дополнительно третий диод 50 - двадцать первь5й транзистор 51.

Выходная шина 48 соединена с эмиттером первого составного транзистора J и с коллектором второго составного транзистора 2, база которого соединена с шиной 40 токового управления, коллекторами третьего 5 и четырнадцатого 16, эмиттерами первого 3 и пятого 7 транзисторов. База первого транзистора 3 соединена с коллектором тринадцатого транзистора 15, база первого составного транзистора - с коллекторами двенадцатого 14 и второго 4 транзисторов, база пятого транзистора 7 - с коллектором одиннадцатого транзистора 13, база третьего транзистора 5 - с коллектором шестого транзистора 8 первым выводом первого резистора 25 и катодом второго диода 24, анод которого соединен с коллектором чет-

вертого транзистора 6 и через первый диод 23 с шиной 39 потенциально-1 го управления. Второй вывод первого резистора 25 соединен с базой шесто-

го транзистора 8.

Управляюшз1й источник .опорного напряжения имеет первую 42 и вторую 43 шины питания, причем первая шина питания 42 соединена с первой шиной

36 источниковпитания, первым выводом восьмого резистора 32, коллекторами первого составного 1, шестнадцатого 18, эмиттерами двенадцатого 14, тринадцатого 15, четьфнадцатогр

16, пятнадцатого 17, четвертого 6 и одиннадцатого 13 транзисторов, вторая шина 43 питания соединена с общей шиной 38, первыми выводами девятого 33, десятого 34, одйннадцатого 35 резисторов, третьего 5, шестого 8, семнадцатого 19 и восемнадцатого 20 транзисторов. Эмиттер второго составного 2 и второго 4 транзисторов соединен с второй шиной источника питания 37. Второй вывод одиннадцатого резистора 35 соединен с базой семнадцатого 19, базой и коллектором восемнадцатого 20 и коллектором пятнадцатого }7 транзисторов. Вторые выводы девятого 33 и десятого 34 резисторов соединены с эмиттерами соответственно девятнадцатого 21 и двадцатого 22 транзисторов. Шина 44 управления опорным

на.пряжением соединена с вторым выводом восьмого резистора 32, базой шестнадцатого I8 и коллектором семнадцатого 19 транзисторов. Шина опорного напряжения 45 соединена с

эмиттером шестнадцатого 18, базой и коллектором девятнадцатого, базой двадцатого 22 транзисторов, а также с базами седьмого 9, восьмого 10, девятого 11, десятого 12 и двухэмит-

терного 49 транзисторов, коллекторы которых соединены с базами соответственно одиннадцатого 13, четвертого 6 , двенадцатого 14, четырнадцатого 16 и тринадцатого 15 транзисто-

ров, эмиттеры которых соединены с первыми выводами соответственно второго 26, третьего 27, четвертого 28, пятого 29, шестого 30 и седьмого 31 резисторов.

Вторые выводы второго 26, третьего 27, пятого 29, шестого 30 резисторов соединены с шиной регулирования временем среза 46, вторые выводы

312

четвертого 28, седьмого 31 резисторов соединены с шиной 47 регулирования .времени нарастания.

Входной узел содержит третий диод 50,- включенный в разрыв между коллек тором четвертого транзистора 6 и анодами первого 23 и второго 24 диодов-, двадцать первый транзистор 5 Ц база которого подключена к шине 39 потенциального управления, коллектор - к общей шине 38, эмиттер - к коллектору четвертого транзистора 6.

Формирователь импульсов управления работает следующим образом.

При появлении нулевого сигнала на шине 48 токового управления коллекторный ток четырнадцатого транзистора 16 повьш1ает потенциал на базе второго составного транзистора 2, вызывая вначале отпирание второго транзистора 4 и запирание первого составного транзистора 1, а затем отпирание второго составного транзистора 2 i На выходной шнне 48 формируется отрицательйый перепад напряжения. Установившееся значение потенциала определяется напряжением на второй шине 37 источника питания.

Использование в качестве второго составного транзистора 2 составной п-р-п-структуры o6ecne4HBaet высокое быстродействие при работе на .емкостную нагрузку (шины управления переносом в микросхемах с зарядовой связью могут имет емкость от единиц до нескольких тысяч пикофа- рад)Г Кроме того, различные пороги отпирания второго транзистора 4 и второго составного транзистора 2 улучшают динамические характеристики формирователя вследствие уменьшения сквозных токов в двухтактном выходном каскаде.

Единичный сигнал на шине АО токового управления обеспечивает рассасывание избыточного заряда из базы второго составного транзистора 2, после чего происходит понижение потенциала на базе зтого транзистора и запирание второго транзистора 4, Первый составной транзистор I переходит в активный режим, и на выходной шине 48 формируется положительный перепад напряжения. Установившееся напряжение на выходной шине 48 определяется напряжением на первой шине 36 источника питания. Указанная последовательность переклкг

O

5

0

.чения транзисторов способствует снижению сквозных токов через выходные транзисторы схемы. В качестве первого составного транзистора 1 ис- ,пользуется составная п-р-п-структура, повышающая нагрузочную способность схемы и стабильность соотношения нарастания и времени среза выходных импульсов в результате симметрии плеч двухтактного .выходного каскада формирователя.

Регулировка времени нарастания и среза выходных имульсов осуществляется изменением режимных токов, например, путем включения между шинами регулирования времени нарастания 47 и среза 46 и общей шиной 38 регулировочных переменных резисторов.

Времена нарастания и среза определяются внутренними злементами схемы и практически не зависят от параметров управляющих сигналов.

25

30

35

-40

Для достижения высоких динамических характеристик формирователя (помимо соответствующей фазировки транзисторов выходного каскада) необходимо вьщерживать определенные соотношения режимных токов схемы, Гарантирующие отсутствие сквозных токов через первый 1 и второй 2 составные транзисторы при любых допустимых изменениях емкости нагрузки, напряжений источников питания (в процессе регулировки уровней выходных импульсов) и при регулировке временных параметров по шинам 46 и 47i Для отсутствия сквозных токов в выходном каскаде при формировании среза выходных импульсов отношение емкостей коллекторных переходов второго 4 и второго составного 2 транзисторов не должно превьш1ать отноше45 ния базовых токов этих транзисторов Кроме того, при нулевом логическом сигнале на шине 39 потенциального управления должно обеспечиваться надежное насыщение второго транзис50 тора 4, В результате использования в формирователе двухэмиттерного транзистора 49, а также вследствие объединения эмиттерных цепей соответствующих транзисторов заданные

55 соотношения токов выдерживаются в широком диапазоне изменения токов, что обеспечивает широкий диапазон регулировок времени нарастания и среза при высокой их стабильности

и высокой экономичности формирователя.

Для повышения стабильности временных параметров выходных импульсов формирователя при изменении температуры и уровней выходных импульсов источник 41 опорного напряжения формирует опорное напряжение следующим образом.

Ток, протекающий через восьмой резистор 32, сравнивается с коллекторным током пятнадцатого транзистора 17с помощью отражателя тока на семнадцатом 19 и восемнадцатом 20 транзисторах. Сигнап ошибки при разбалансе токов усиливается эмит- терным повторителем на шестнадцатом транзисторе 18, двадцатым транзистором 22, и подается на базу пятнадцатого транзистора 17 в противофазе

Соответствующим выбором площадей эмиттерных переходов седьмого 9, восьмого 10, девятого 11 и десятого 12 транзисторов и двухэмиттерного транзистора 49, а также второго 26, третьего 27, четвертого 28, пятого 29, шес того 30 и седьмого 3 резисторов можно обеспечить необходимое соотношение режимных токов в схеме формирователя при изменениях уровней выходных импульсов и температуры. Токоотводящий одиннадцатый резистор 35 обеспечивает компенсацию температурного изменения коэффициентов передачи тока базы первого 1 и второго 2 составных транзисторов (с уменьшением температуры коэффициенты усиления тока уменьшаются, поэтому для повьш1ения стабильности времени нарастания и времени среза выходных импульсов формирователя необходимо несколько увеличить режимные токи).

Таким образом, в схемах формирователя обеспечивается необходимая зависимость режимных токов при изменении температуры и напряжений источников питания, влияющих на изменение паразитных емкостей р-п-пере- ходов, и значительно повышается стабильность временных параметров формирователя импульсов управления, расширяется диапазон рабочих температур и диапазон регулировки уровней выходных импульсов.

г

Вьшолнение нагрузки эмиттерного повторителя на шестУ адцатом транзисторе 18 в виде девятнадцатого транзистора 21 в диодном включении и девятого резистора 33 позволяет в результате обеспечения минимального режимного тока эмиттерного повтори-

теля на шестнадцатом транзисторе 18, значительно превьш1ающегр суммарный ток утечки между эмиттером и коллектором шестнадцатого транзистора эмиттерного повторителя 18 и коллекторных переходов транзисторов 9, 10, 11, 12 и 9, исключить влияние этого тока утечки, который при высоком усилении транзисторов ИМС формирователя может резко снизить максимапьное рабочее напряжение схемы. Девятнадцатый транзистор 21 в диодном включении обеспечивает температурную стабилизацию режима эмиттерного повторителя на транзисторе 18. .

При наличии на шине потенциального управления 39 нулевого логического сигнала первый диод 23 открыт, а второй диод 24, третий 5 и шестой 8 транзисторы заперты. Коллекторные

TOKii тринадцатого 15, четырнадцатого 16 транзисторов обеспечивают работу второго 4 и второго составного 2 транзисторов в режиме насыщения: напряжение на выходной шине 48 форми- .

рователя определяется напряжением на второй шине 37 источников питания. При этом первый 3 и пятый 7 транзисторы 3 и 7 находятся в инверсной активной области и благодаря наличию

переходов Шоттки, включенных параллельно коллекторным переходам, практически весь коллекторный ток четырнадцатого транзистора 16 протекает в базу второго составного транзистора 2, определяя в динамическом режиме время среза выходного импульса .

Единичный логический сигнал на шине потенциального управления 39 приводит к запиранию первого диода 23, коллекторный ток четвертого транзистора 6 обеспечивает отпирание второго диода 24 и третьего 5 и шестого 8 транзисторов и перехват коллекторных токов четьфнадцатого 16 и тринадцатого 15 транзисторов, второй транзистор 4 и второй составной транзистор 2 запираются кол- лекториый ток двенадцатого транзистора 14 в динамическом режиме определят время нарастания выходного импульса формирователя. При этом первый составной транзистор 1 нахо-

дится в активном режиме и определяет напряжение на выходной шине 48. Пятый транзистор 7 отпирается и фиксирует потенциал на базе второго составного транзистора 2, что позво- ляет уменьшить зависимость времени задержки переключения от напряжения, на второй шине 37 источников«питания при регулировке соответствующего уровня выходных импульсов. Первый резистор 25, практически не влияющий на токораспределение в статическом режиме, образует с емкостью эмиттер- ного перехода шестого транзистора 8 интегрирующую цепочку, которая пре- пятствует быстрым изменениям тока коллектора этого транзистора. В результате в момент появления на шине 39 потенциального управления сигнала 1 третий транзистор 5 отпирается полным током коллектора четвертого транзистора 6, а спустя некоторое время отношение коллекторных токов третьего и шестого транзисторов 5 и В устанавливается на уровне, опре- деляемом отношением площадей эмит- терных переходов этих транзисторов. При этом ток пятого транзистора 7 ограничивается на вполне определенном уровне. Аналогично в момент появления на шине 39 потенциального управления сигнала О запирание третьего транзистора 5 происходит током насыщенного второго диода 24 и током коллектора шестого транзис- тора 8, выключение которого замедляется интегрирующей цепочкой. Таким образом, первый резистор 25 по

зволяет уменьшить задержки распро- .. м

странения t

гЗо

и и, следовательно, дополнительно повысить быстродействие формирователя.

Введение двадцать первого транзистора 51 позволяет в ф + 1) раз уменьшить входной ток О (где р- коэффициент передачи тока базы двадцать первого транзистора 51), Третий диод 50 обеспечивает необходимый порог переключения формирователя, соответствующий стандартным уроням ТТЛ микросхем.

Подключение к шине 44 управления опорньш напряжением переменного резистора, параллельно либо восьмому резистору 32, либо семнадцатому транзистору 19 позволяет в широких пределах регулировать одновременно времена среза и нарастания выходных

5 O 5 0 5 0 5

импульсов, так как это приводит к изменению потенциала на шине 45 опорного напряжения и соответствующему изменению режимных токов седьмого 9, восьмого 10, девятого 11, десятого 12 и двухэмиттерного 49 транзисторов.

Формула изобретения

1. Формирователь импульсов управ- ления, содержащий первый и второй составные, первый, второй, третий и четвертый транзисторы, первый и второй диоды, первый, второй, третий, четвертый и пятый резисторы, первую и вторую шины источников питания, общую шину и шину потенциального управления, генератор тока, вход которого соединен с первой шиной источников питания, выход соединен с эмиттером первого и коллектором третьего транзисторов, с базой которого соединен первый вывод первого резистора, коллектор первого составного транзистора соединен с первой шиной источников питания, его база соединена с коллектором второго транзистора, а его эмиттер соединен с коллектором второго составного транзистора и с выходной шино-й устройства, эмиттеры второго и второго составного транзисторов соединены с второй шиной Источников питания, а база второго транзистора - с коллектором первого транзистора, причем первый и второй составные, первый, второй и третий транзисторы имеют структуру п-р-п, а четвертый транзистор р-п-р, отличающий- с я тем, что, с целью повышения быстродействия, стабильности временных параметров выходных импульсов при изменении параметров управляю- 5 щих сигналов, регулировании временных парамерОБ выходных импульсов и при измерении температуры, в него введены с пятого по четырнадцатый транзисторы, двухэмиттерный транзис- 0 тор, шестой и седьмой резисторы,

управляемый источник опорного напряжения с первой и второй шинами питания, шиной управления опорным напряжением и шиной опорного напряже- 5 ння, шина регулирования времени среза, шина регулирования времени нарастания выходных импульсов, шина токового управления, соединенная с эмиттером первого транзистора, с

0

91

базой второго составного транзистора и с эмиттером пятого транзистора коллектор которого соединен с второй шиной источников питания, а его база соединена с коллектором один- надцатого транзистора, коллектор двенадцатого транзистора соединен с базой первого составного транзистора, база первого транзистора соединена с коллектором тринадцатого транзистора, коллектор четвертого транзистора соединен с анодами первого и второго диодов, катод первого диода соединен с шиной потенциального управления, катод второго диода соединен с базой третьего транзистора и коллектором шестого транзистора, база которого соединена с вторым выводом первого резистора, эмиттеры третьего и шестого транзисторов соединены с общей шиной, первая и вторая шины питания управляемого источника опорного на- 11ряжения соединены соответственно с первой шиной источников питания и общей пшиой, шина опорного напряжения соединена с базами седьмого, восьмого, девятого, десятого и двух змиттерного транзисторов, эмиттеры которых соединены с первьми выводами соответственно второго, третьего четвертого, пятого, шестого и седьмого резисторов, вторые выводы второго, третьего, пятого и шестого резисторов соединены с шиной регу- лирования времени среза, вторые выводы четвертого и седьмого резисторов соединены с шиной регулирования времени нарастания выходных импульсов, коллекторы седьмого, восьмого, девятого и двухэмиттерного транзисторов соединены с базами соответственно одиннадцатого, четвертого, двенадцатого и тринадцатого транзисторов, эмиттеры которых соедине- ны с первой шиной источников питани причем пятый, шестой, седьмой, восьмой, девятый, десятый и двухэмиттер ный транзисторы имеют структуру п-р-п, одиннадцатый, двенадцатый, тринадцатый и четырнадцатый транзисторы структуру р-п-р, в качестве генератора тока использован четырнадцатый транзистор, коллектор которого является выходом генератора тока эмиттер его входом, а база соедине

110

на с коллектором десятого транзистора.

2.Формирователь импульсов по п,1, отличающийся тем, что, с целью повьш1ения стабильности временных параметров выходных импульсов ири изменении температуры, регулируемый источник опорного напряжения содержит пятнадцатый транзистор структуры р-п-р, .шестнадцатый, семнадцатый, восемнадцатый, девятнадцатый и двадцатый транзисторы структуры п-р-п, восьмой, десятый и одиннадцатый резисторы, причем первый восьмого резистора, эмиттер пятнадцатого транзистора, коллектор шестнадцатого транзистора . соединены с первой шиной питания, эмиттеры семнадцатого, восемнадцатого транзисторов, первые выводы девятого, дё сятого, одиннадцатого резисторов соединены с второй шиной питания, база шестнадцатого, коллектор семнадцатого транзистора и второй вывод восьмого резистора соединены с шиной управления опорным напряжением, коллектор пятнадцатого транзистора соединен с базами семнадцатого и восемнадцатого транзисторов с коллектором восемнадцатого транзистора и вторым выводом одиннадцатого резистора, эмиттеры девятнадцатого и двадцатого транзисторов соединены с вторыми выводами соответственно девятого и десятого резисторов , коллектор двадцатого транзистора соединен с базой пятнадцатого транзистора, шина опорного напряжения соединена с базой и коллектором девятнадцатого транзистора, базой двадцатого транзистора и эмиттером шестнадцатого транзистора.

3.Формирователь импульсов по ПП.1 и2, отличающийся тем, что введены третий диод и двадцать первый транзистор структуры

р-п-р, причем третий диод включен в разрыв между коллектором четвертого транзистора и анодами первого и второго диодов, анодом - к коллектору, база двадцать первого транзистора соединена с шиной потенциального управления, эмиттер соединен с коллектором четверто.го транзистора, коллектор соединен с общей шиной.

37 ftO

фи&.2

Изобретение относится к импульсной технике. Может быть использовано, для формирования импульсов уп- . равления приборами с зарядовой связью. Целью изобретения является повышение (стродействия, стабипь- ирсти временных параметров выходных импульсов при изменении параметров Фиг. управляюпщх сигналов, регулировании временных параметров выходных импульсов и при изменении температуры. Для достижения поставленной цели в устройство введены транзисторы 5-14, двухэмиттернь ч транзистор 49, резисторы 30, 31, управляемый источник опорного напряжения 41 с первой и второй шинами 42 и 43, шиной 44 управления опорным напряжением и шиной 45 опорного напряжения, шина 46 регулирования времени среза, шина 47 регулирования времени нарастания выходных импульсов, шина 40 токового управления. В схеме формирователя обеспечивается необходимая зависимость режимных токов при изменении температуры и напряжений источников питания, влияющих на изменение паразитных емкостей р-п переходов. 2 з.п. ф-лы, 2 ил. да S (Л СП 39