Интегральный формирователь импульсов Советский патент 1990 года по МПК H03K5/01 

4 отражатель 5 тока, эталонный транзистор 6 и инвертирующий каскад 7S входную клемму 8 выбора уровней, шины 9 и 10 питания, выходную клемму 11, источник 12 тока, транзистор 13, резистор 14 и входную клемму 15 управления режимом.

Выводы питания источника 3 опорного напряжения и источника J2 тока соединены с соответствующими шинами 9 и 10 питания, входы источника 12 1тока соединены соответственно со вход ной клеммой 15 управления режимом,выходом источника 3 опорного напряжения, выход источника 12 тока соединен с базой транзистора 13, эмиттер которого соединен с шиной 10 питания, а коллектор через резистор 14 соединен с выходом отражателя 5 тока, входом инвертирующего каскада 7 и через токозадающий элемент 4 соединен с эмиттером транзистора 13, вход отражателя 5 тока соединен с коллектором эталонного транзистора 6, эмиттер которого соединен с шиной 10 питания, а база соединена с первым выходом инвертирующего каскада 7, выход инвертирующего каскада 7 источника 3 опорного напряжения соединен со входом блока 2 токораспределения, выходы которого соединены со входами задания режима блока 1 формирования выходных уровней, вход которого соединен со входной клеммой 8 выбора уровней, а выход соединен с выходной клеммой 11

устройства.

Интегральный формирователь импуль- 55 кая стабильность временных параметров

Коэффициенты передачи тока базы (эмиттера) всех p-n-р торцовых транзисторов в интегральном формирователе импульсов на их рабочих токах одинаковы и равны ftp(cip), что достигается известными конструктивно топологическими методами, соответствующим выбором площадей эмиттерных переходов транзистора в инвертирующем каскаде 7 и соответствующих транзисторов в блоке 2 токораспределения, а также сопротивлений резисторов в эмиттерных цепях указанных транзисторов можно добиться того, что выходные токи блока 2 токораспределения окажутся пропорциональны току 1ц. токозадающе- го элемента 4 независимо от абсолют- ного технологического разброса и температурных изменений коэффициентов ftp. В результате обеспечивается высо

кая стабильность временных параметров

ния, обеспечивающего ток через токозадающий элемент 4; R - сопротивление резистора - токозадающего элемента 4; R - сопротивление резистора, р шунтирующего вход- отражателя 5 тока;

Бэ прямое падение напряжения на переходах база - эмиттер транзисторов инвертирующего каскада 7 и отражателя 5 тока.

Коэффициенты передачи тока базы (эмиттера) всех p-n-р торцовых транзисторов в интегральном формирователе импульсов на их рабочих токах одинаковы и равны ftp(cip), что достигается известными конструктивно топологическими методами, соответствующим выбором площадей эмиттерных переходов транзистора в инвертирующем каскаде 7 и соответствующих транзисторов в блоке 2 токораспределения, а также сопротивлений резисторов в эмиттерных цепях указанных транзисторов можно добиться того, что выходные токи блока 2 токораспределения окажутся пропорциональны току 1ц. токозадающе- го элемента 4 независимо от абсолют- ного технологического разброса и температурных изменений коэффициентов ftp. В результате обеспечивается высо

Изобретение относится к импульсной технике и может быть использовано для формирования импульсов управления регистрами микросхем с зарядовой связью. Цель изобретения - повышение точности формирования выходных уровней и быстродействия путем подавления ложных переключений на выходе формирователя при управлении режимом. Логическими сигналами на входной клемме 8 выбора уровней задается уровень напряжения на выходе блока 1 формирования выходных уровней, на входной клемме 15 управления режимом - уровни выходного тока, определяющие быстродействие устройства. С помощью транзистора 13 и источника 12 тока обеспечивается изменение режимных токов блока 2 токораспределения, источника 3 опорного напряжения и блока 1 формирования выходных уровней. При этом изменение токового режима характеризуется апериодическим процессом, близким к критическому. 1 ил.

сов работает следующим образом.

При единичном логическом сигнале на входной клемме 15 управления режиблока i Нормирования выходных уровней, поскольку времена перехода с уровня на уровень и задержки переклю5154

чения обратно пропорциональны соответствующим режимным токам.

В рассматриваемом случае блок 1 формирования выходных уровней работает при пониженных режимных токах, достаточных для поддержания с необходимой точностью уровней напряжения на выходной клемме 11, заданных логическими сигналами на входной клемме 8 выбора уровней. Так, при нулевом логическом сигнале на входной клемме 8 выбора уровней выходной сигнал определяется напряжением на первом выводе питания блока I формирования выходных уровней, а при единичном логическом сигнале - напряжением на втором выводе питания блока 1 формирования выходных уровней. Быстродействие блока 1 формирования выходных уровней определяется режимными токами и оказывается невысоким.

При переключении сигнала на входной клемме 15 управления режимом выходной ток источника 12 тока становится пропорциональным базовому току эталонного транзистора 6 (коэфсЪиии- ент пропорциональности определяется соотношением площадей эмиттерных переходов транзисторов инвертирующего каскада 7 и соответствующего транзистора в источнике J2 тока, а также сопротивлениями соответствующих резисторов в эмиттерных цепях транзисторов, и задается в базу транзистора 13). Коллекторный ток транзистора J3 возрастает с постоянной времени коэффициента ftp - я и увеличивает входной ток источника 3 опорного напряжения. Соответствующим образом увеличиваются выходное напряжение источника 3 опорного напряжения, выходные токи блока 2 токораспределения и выходной ток источника 12 тока. Замыкается цепь положительной обратной связи (ПОС), которая приводит к лавинообразному увеличению коллекторного тока эталонного транзистора 6 и режимных токов интегрального формирователя импульсов. Конечное значение режимных токов определяется сопротивлением резистора 14 (R), ограничивающего дальнейший рост токов в схеме после насыщения транзистора 13. В режиме с повышенными токами быстродействие блока 1 формирования выходных уровней максимально, причем из-за отсутствия зависимости режимных токов в схеме от коэффициентов передачи р-п-р торцовых

7044

транзисторов обеспечивается высокая температурная стабильность и технологическая воспроизводимость временных параметров интегрального формировате- ля импульсов.

Обратное переключение логического состояния на входной клемме 15 вновь приводит к включению ПОС, цепь кото0

рой разрывается после запирания транзистора 13.

Входное импульсное воздействие изменяет состояние источника 12 тока. При этом базовый ток транзистора 13

с изменяется от нуля до значения

Un/R14 Ар (либо обратно). Соответственно коллекторный ток эталонного транзистора 6 равен либо 1, либо (I4 + ). Передача импульсного

0 воздействия на источник 3 опорного напряжения через торцовой p-n-р транзистор 13, работающий с генератором тока в базовой цепи, элективно сужает частотный спектр воздействия в от5 ражателе 5 тока и в базовой цепи i транзистора 13. Если коэффициенты /5р в интегральном формирователе импульсов возрастут (при повышении температуры или при уменьшении рабочих тоQ ков), то уменьшение запаса устойчивости источника 3 опорного напряжения в существенной мере компенсируется снижением скорости изменения коллекторного тока транзистора 13 в результате соответствующего уменьшения выходного тока источника 12 тока. Таким образом, при изменении |3р происходит подстройка параметров импульсного воздействия на входе источника 3 опорного напряжения, снижающая вероятность появления значительных колебаний режимных токов при изменении режима формирователя.

В результате изменение режимных токов блока 1 формирования выходных уровней имеет апериодический характер, уменьшается время установления режима по сравнению с колебательным процессом, исключаются ложные переQ

50

ключения на выходе схемы. Формула изобретения

Интегральный формирователь импульсов, содержащий блок формирования вы- ходных уровней, блок токораспределения и источник опорного напряжения, выводы питания которого соединены соответственно с первой и второй шинами питания в источнике опорного на10

пряжения, токоэадагощий элемент, эта- , лонный транзистор, отражатель тока и инвертирующий каскад, первый выход инвертирующего каскада соединен с базой эталонного транзистора, вход инвертирующего каскада соединен с выходом отражателя тока и через токоза- дающий элемент - с первой шиной питания и эмиттером эталонного транзистора, коллектор которого соединен с входом отражателя тока, вывод питания которого соединен с второй шиной питания, второй выход инвертирующего каскада источника опорного напряжения соединен с входом блока токораспреде- ления, выходы которого соединены с соответствующими входами задания режима блока формирования выходных уровней, вход которого соединен с20

входной клеммой выбора уровней форми15470448

рователя, а выход - с выходной клеммой формирователя, отлич а ю - щ и и с я тем, что, с целью ПОВЫШР- ния точности формирования выходных уровней и быстродействия путем подавления ложных переключений на выходе формирователя при управлении режимом, в него введены источник тока, транзистор и резистор, выход источника опорного напряжения соединен с первым входом источника тока, выводы питания источника тока соединены с соответствующими шинами питания, второй вход источника тока соединен с входной клеммой управления режимом устройства, выход источника тока соединен с базой транзистора, эмиттер которого соединен с первой шиной питания, коллектор через резистор соединен с выходом отражателя тока.