Устройство для контроля качества цифрового сигнала Советский патент 1989 года по МПК H04L11/00 H04L11/08 

1

(61) 1332548

(21)А148931/24-09

(22)21.10.86

(А6) 07.09.89. Бкш. 33

(71)Ленинградский электротехнический институт связи им.проф.М.А.Бонч-Бруег:

вича

(72)Ю.К.Смирнов

(53) 621.396.664 (088.8)

(56)Авторское свидетельство СССР 1332548, кл. Н 04 L 11/00, 1985.

,(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КАЧЕСТВА ЦИФРОВОГО СИГНАЛА

(57)Изобретение относится к электросвязи. Цель изобретений - повышение точности контроля путем учета влияния зоны неопределенности и нестабильности порога второго порогового блока. Устр-во содержит усилитель, два пороговых блока, сумматор по модулю два,

D-триггер, элемент И, счетчик импуяБ сов, вь1далитель тактовой частоты, блок сопряжения, вычислительный блок, блок индикации. Для достижения цели выход у-ля подключен к первому входу пороговых блоков через введенный элемент с коммутируемым коэффициентом передачи. .Вероятность псевдоошибок на выходе сумматора стремится в процессе переходного процесса к постоянному уровню, что достигается автоматическим изменением указанного неоптимального порога в процессе работы устр-ва. По величине отношения сигнал/шум путем обращения распределения смеси сигнала с шумом (например, нормального распределения) м.б. вычислена вероятность ошибок при передаче информационных сигналов. Указанные результаты измерений отображаются на блоке индикации. 1 ил.

(Л

Изобретение относится к электросвязи. Цель изобретения - повышение точности контроля путем учета влияния зоны неопределенности и нестабильности порога второго порогового блока. Устройство содержит усилитель 1, два пороговых блока 3 и 4, сумматор 5 по модулю два, Д-триггер, элемент И, счетчик импульсов, выделитель тактовой частоты, блок сопряжения, вычислительный блок, блок индикации. Для достижения цели выход у-ля подключен к первому входу пороговых блоков через введенный элемент с коммутируемым коэффициентом передачи. Вероятность псевдоошибок на выходе сумматора стремится в процессе переходного процесса к постоянному уровню, что достигается автоматическим изменением указанного неоптимального порога в процессе работы устройства. По величине отношения сигнал/шум путем обращения распределения смеси сигнала с шумом (например, нормального распределения) может быть вычислена вероятность ошибок при передаче информационных сигналов. Указанные результаты измерений отображаются на блоке индикации. 1 ил.

Изобретение относится к электросвязи, может быть использовано для контроля амплитуды, действующего значения шумов и оценки вероятности ошибок цифрового сигнала в тракте цифрового регенератора и является усовершенство ванием изобретения по авт. св. Н 1332548,

Цель изобретения - повышение точности контроля путем учета влияния зоны неопределенности и нестабильности порога второго порогового блока.

На чертеже представлена структурная электрическая схема устройства для контроля качества цифрового сигнала.

Устройство -содержит усилитель 1, элемент 2 с коммутируемым коэффициентом передачи, первый 3, второй 4 пороговые блсжи, сумматор 5 по модулю два, D-триггер 6, элемент И 7, счетчик 8.импульсов, вьщелитель 9 тактовой частоты, блок 10 сопряжения, вычислительный блок 11 блок 12 индикации.

Блок 10 сопряжения содержит блок 13 управления цифровыми приборами, первый блок 14 цифроаналогового преобразования, второй блок 15 цифроаналогового преобразования, магистральный расширитель 16 интерфейса, двуСП

о

Од СЛ к

М

3150

направленный канал 17 типа общая шина.

Блок 13 управления цифровыми приборами содержит блок 18 управления и блок 19 задержки, выполненный в виде RC-фильтра нижних частот. Вход 20 блока 19 задержки подключен к пусковому выходу блока 18 управления, а выход 21 блока 19 задержки соеди- нен с пусковым в-ходом блока 18 управления.

Первый блок 1А цифроаналогового преобразования содержит первый 22, второй 23 цифроаналоговые преобразо- ватели, блок 24 коммутации и управления, фильтр 25 нижних частот, который содержит три резистора 26-28, конденсатор 29, причем первые полюсы всех трех резисторов и конденсатора соединены с выходом 30 фильтра, вторые полюсы резисторов 26 и 28 являются входами 31 и 32 фильтра, а вторые полюсы резистора 27 и конденсатора 29 соединены с общей клеммой 33,

Второй блок 15 цифроаналогового преобразования содержит блок 34 управления, цифроаналоговый преобразователь 35, фильтр 36 нижних частот, выход 37 которого соединен с выходом второго блока 15 цифроаналогового преобразования, В качестве фильтра 36 нижних частот используется КС- фильтр нижних частот.

Устройство работает следующим об- разом.

Цифровой бинарный сигнал, несущий информацию, поступает на вход усилителя 1 с коэ1{)фициентом усиления, управляемым напряжением, поступающим с выхода 37 фильтра 36 нижних частот подключенного своим входом к выходу Щ1фроаналогового преобразователя 35, На выходе усилителя 1 благодаря управляющему напряжению поддерживается

определенное значение амплитуды сигнала, необходимого для работы первого 3 и второго 4 пороговых блоков. На второй вход первого порогового блока 3 поступает напряжение, соответствующее оптимальному значению порога, обеспечивающему минимальную вероятность ошибки на выходе. На второй вход второго порогового блока 4 поступает напряжение порога с выхода 30 фильтра 25 нижних частот первого блока 14 цифроаналогового преобразования. Сигналы с выходов первого и второго, пороговых блоков поступают на входы

5 0 5

0

,

Q

5

0

5

сумматора 5 по модулю два, на выходе которого образуются импульсы псевдоошибок, возникающие в те моменты времени, когда напряжение на выходе усилителя с коммутируемым коэффициентом усиления находится оптимальным напряжением порога, поступающим на второй вход порогового блока 3, и неоптимальным напряжением порога, поступающим на второй вход второго порогового блока 4, Вероятность псевдо- ощибок на выходе сумматора 5 по модулю два стремится в процессе переходного процесса к постоянному уровню, что достигается автоматическим изменением указанного неоптимального порога в процессе работы устройства.

Сигнал с выхода усилителя 1 поступает также на выделитель 9 тактовой частоты, который выделяет из сигнала напряжение тактовой частоты, D-триг- гер 6 привязывает импульсы псевдоошибок к фазе напряжения тактовой частоты, что обеспечивает выполнение фазовых соотношений при стробировании импульсов псевдоошибок напряжением тактовой частоты в элементе И 7, позволяя разделять пачки импульсов псевдоошибок на отдельные импульсы длительностью полпериода тактовой частоты, подсчитываемые в дальнейшем счетчиком 8 импульсов,

В процессе первого цикла работы на выходе 30 фильтра 25 нижних частот первого блока 14 цифроаналогового преобразования формируется пороговое напряжение uUj , поступающее на второй вход второго порогового блока 4, При этом частость импульсов псевдоошибок устанавливается в процессе переходного процесса на уровне р .

Of

равном, например, 0,1,

В процессе второго цикла работы устройства на выходе 30 фильтра 25 формируется пороговое напряжение uUj , также поступающее на второй вход второго порогового блока 4, При этом частость импульсов псевдоошибок устанавливается в ходе переходного процесса на уровне , .Например, РО„„ может быть равным 0,01,

В процессе третьего цикла работы устройства на выходе 30 фильтра 25 формируется пороговое напряжение UU, также поступающее на вход второго порогового блока 4, При этом частость импульсов псевдоощибок устанавливается в ходе переходного процесса на одном из уровней р или Роп я коэ(фициент передачи элемента 2 предварительно устанавливается неравным единице ( при помощи бинарного управляющего сигнала, поступающего из вычислительного блока 11 на выход управления блока 10 сопряжения через магистральный расширитель 16, двунаправленный канал 17 и блок 18 управления, а коэффициент усиления усилителя 1 сохраняется таким же, каким он был при первых двух циклах измерения.

Вычислительный блок 11 на основа- НИИ полученных зна чений Л u ,, , uUj вычисляет неизвестные измеряемые величины - амплитуду сигнала U,, действующее значение помех G, неопределенность (нестабильность) порогового уровня второго порогового блока А UQ, а также отношение сигнал/помеха Кроме того, по величине отношения сигнал/шум путем обращения рас пределения смеси сигнала с шумом (например, нормального распределения может быть вычислена вероятность ошибок при передаче информационных сигналов. Указанные результаты измерений отображаются на блоке 12 индикации.

В дальнейшем по мере прогрева аппаратуры величина может стабилизироваться. Тогда для ускорения измерений можно будет периодически выпол- нять первые два цикла измерений. Из- меренные величины при этом связаны системой уравнений, в которой параметр UU(5 известен на основании предыдущих измерений, состоящих из трех циклов. Вычислительный блок 11 на ос- Иовании измеренных величин и U,, Ди и ранее полученной величины UU вычисляет измеряемые величины - амплитуду сигнала U,, действующе-е значение шумов и помех G, отношение нал/помеха () и вероятность ошибок при передаче информационных сигналов.

Если измеренное значение амплитуды U , соответствующее регули- реющему напряжению Цдру , не находится в оптимальном диапазоне, необходимом для работы пороговых блоков 3 и 4, то вычислительный блок 11 производит вычисление регулирующего напря- жения идр1, , необходимого для обеспечения требуемого значения амплитуды сигнала U на первых входах пороговых блоков 3 и 4. Это вычисление производится ня основании известной формы характеристики АРУ KO F(),

где KO - коэффициент усиления усилителя 1, а также известных текущей и требуемой амплитуд сигнала U и Um путем решения уравнения

и.

шо

Г(илрур) - ).

Код напряжения из канала ввода-вывода вычислительного блока 11 поступает «ерез магистральный расширитель 16, двунаправленный канал 17, блок ЗА управления, цифроанало- говый преобразователь 35 и фильтр 36 нижних частот на выход 37 фильтра 36 являющийся аналоговдзм выходом второг блока 15 цифроаналогового преобразования, и далее на вход управления коэффициентом усиления усилителя 1.

Рассматривается процесс формирования пороговых напряжений U , & 1/ иЛи2 в предлагаемом устройстве.

Вычислительный блок 11 через магистральный расширитель 16, двунаправленный канал 17, общую шину к блок 18 управления передает сигнал сброса счетчика 8, На первый и второй цифро- аналоговые преобразователи 1А и 15 через магистральный расширитель 16, двунаправленный канал 17, блок 2А коммутации и управления поступает из вычислительного блока 11 первоначально код нулевого напряжения, приводящий к подаче на второй вход второго порогового блока А нулевого порогового напряжения. В регистре состояния блока 18 управления вычислительный блок 11 устанавливает разрешающий потенциал, поступающий на выход разрешения счета блока 10 сопряжения.Этот потенциал через элемент И 7 разрешает счетчику 8 подсчет импульсов псевдоошибок. Вычислительный блок 11 в течение ряда временных дискретов осуществляет ввод в оперативную память количества импульсов со счетчика 8 При этом одновременно производится в каждом временном дискрете вычитание, из содержимого счетчика 8 числа, соответствующего числу импульсов с опорной частостью РОП , которые могли бы появиться в течение временного дискретами суммирование полученных разностей в оперативной памяти вычислительного блока 11, а также передача в первый блок 14 циф71506571

роаналогового преобразования полученной суммы. Код этой суммы поступает из вычислительного блока 11 через магистральный pacш pитeль 16, двунаправленный канал 17, блок коммутации и управления на первьш и второй циф- роаналоговые преобразователи 22 и 23, Напряжения, полученные на выходах 31

и 32 цифроаналоговых преобразователей

22 и 23 суммируются с соответствующими весами в фильтре 25 нижних частот, где одновременно благодаря наличию конденсатора 29 производится сглаживание коммутационных ПОМЕХ цифроана- логовых преобразователей 22 и 23, Суммирование с весами напряжений от цифроаналоговых преобразователей 22 и 23,обеспечивает уменьшение дискретности напряжения на выходе 30 и, следовательно, увеличение точности измерений по сравнению со случаем использования одного цифроаналогового преобразователя, имеющего недостаточное число разрядов преобразуемого кода (в данном примере осуществления- это число раз1Ьядов равно 10), По мере увеличения количества временных дискретов напряжение MJ ° (или U u , а также ДИ) на вмходе 30 стремится к установившемуся значению. Время переходного процесса при различных параметрах устройства может быть вычислено на основании его зависимостей от параметров устройства. Кроме того, может быть использован программный принцип установления момента заверше

0

j 0 5 о

5

8

ния переходного процесса по уменьшению разности приращений напряжений Ли (или ди ,j , а также Ли) до минимальной заданной величины, например, 10 части от достигнутого значения, Позтому после установления напряжений , &U , UU , эквивалентные им двоичные коды могут быть запомнены и использованы для вычисления измеряемых параметров.

Величины , Ли UU определяются соответственно значениями опорных вероятностей , , РОП точность их: измерения - коэффициентами преобразования цифроаналоговЬпс преобразователей 22 и 23 (фактически максимальным количеством импульсов псевдоошибок, накапливаемых в оперативной памяти устройства в течение цикла измерения),

1

Форму/ а изобретения

Устройство для контроля качества цифрового сигнала по авт, ев, № 1332548, отличающееся тем, что, с целью повьшгения точности контроля путем учета влияния зоны неопределенности и нестабильности порога второго порогового блока, выход усилите ля подключен к первым входам первого и второго пороговых блоков через введенный элемент с коммутируемым коэффициентом передачи, управляющий вход которого соединен с соот- ветствую цим выходом блока управления.