Устройство для контроля качества цифрового сигнала Советский патент 1990 года по МПК H04B15/00 H04L1/00 

ч

Изобретение относится к технике цифровой связи, в частности к устройствам для контроля качества цифрового сигнала, и является усовершенствованием устройства по авт.св. № 1332548.

Цель изобретения - повышение точности контроля качества цифрового сигнала.

На чертеже приведена электрическая структурная схема устройства для контроля качества цифрового сигнала.

Устройство для контроля качества цифрового сигнала содержит усилитель 1, элемент 2 с коммутируемым коэффициентом передачи, первый и вто- , рой пороговые блоки 3 и 4, сумматор 5 по модулю два, D-триггер 6, элемент И 7, счетчик 8 импульсов, генератор 9 тактовой частоты, вычислительный блок 10, блок 11 индикации, первый и второй источники 12 и 13 опорных напряжений, блок 14 управления коммутацией, блок 15 коммутации, Ъпок 16 суммирования, блок 17 сопряжения .

Блок 17 сопряжения содержит блок 18 Управления цифровыми приборами, первый и второй блоки 19 и 20 цифро- аналогового преобразования, магистральный расширитель 21 интерфейса, канал 22 типа общая шина.

Блок 18 управления цифровыми приборами содержит блок 23 управления и блок 24 задержки, выполненный в виде RC-фильтра нижних частот.

Первый блок 19 цифроаналогового преобразования содержит блок 25 управления, цифроаналоговый преобразователь 26, фильтр 27 нижних частот.

Второй блок 20 цифроаналогового преобразования содержит первый и второй цифроаналоговый преобразователи 28 и 29, блок 30 коммутации и управления, фильтр 31 нижних частот.

Устройство для контроля качества цифрового сигнала работает следующим образом.

В каналах передачи информации с аддитивной смесью шума и сигнала амплитуды сигнала Vm действующее значение шума б, а также значения порога связаны линейными уравнениями. К указанным каналам относятся цифровые системы передачи по волоконно- оптическому кабелю, по коаксиальному

кабелю и по металлическому или диэлектрическому волноводу.

Я предлагаемом устройстве выпол- няются четыре измерения, характеризующиеся следующей системой из четырех линейных уравнений:

1/2 Vm - - f, + UV0, - a,G; (1)

.,

1/2 k Vm - UV1, - ЈZ + UV0, azkGj

(2)

,ь)

1/2 Vm - iVj - et + tV02 b,6; (3)

1/2 k Vm - iV,(b)- 6, + UV02 b2kG,

(4)

где Vm - амплитуда цифрового сигнала; G - действующее значение шумов; &V ,° , &V, - значения напряжений, эквивалентные цифровому коду порога на входах второго блока 20 цифро- аналогового преобразования, причем

напряжения &V 01 и дУ(|) являются составляющими пороговых уровней, поступающих с второго аналогового выхода блока 17 сопряжения на второй вход второго порогового блока 4;

а,, аг, b, и Ье - взятые с обратным знаком квантили, соответствующие известному типу распределения шумов в канале связи, уровней 2Р,, 2PZ, 2Р3, 2Р4, причем Р,, Г7, Р,, Р4 являются вероятностями псевдоошибок на выходе D-триггера 6 при каждом из четырех измерений; Ј 1 и Ј2 - опорные напряжения, поступающие на входы блока 15 коммутации; k - коэффициент ослабления (усиления) при одном из состояний элемента 2 с коммутируемым коэффициентом передачи по отношению к другому его состоянию; &V0 и &Voa - суммарные величины

неопределенности и нестабильности порогов второго порогового блока, обусловленные нестабильностью работы второго порогового Олока 4 и неточностью работы второго блока 20

цифроаналогового преобразования.

Предполагается, что 8, и Ј2 значительно меньше &V, , благодаря чему смещения порогов AV0l и &VOZ не зависят от 6, и 62 . Неизвестными величинами в уравнениях И)-(4) являются Vm, б , Ь V0( , u V0 , которые могут быть вычислены из следующего матричного уравнения:

АХ В где вектор - столбец неизвестных

х V б , &v , &v,

01

02

Г,

вектор - столбец правых частей уравнений

(5)

- к

(«О

AV

(Ь)

Б, 8

2

&V

&V

(а)

СЬ)

1

&

матрица преобразования

7т а

А

k Г

.1- - Ь,

k 2

b2k

1

ав15558826

5) -при следующих комбинациях парамет- .ров (1, е,), (k, БР, (1, 62), (k, Ј,). Выбор других комбинаций параметров может привести к тому, что определитель Лд 0 и, следователь- но, решение уравнений может отсутствовать. Это имеет место, например, при комбинации параметров (1, Ј ),

Ю , Јг), (1, Ј,), (k, gj.

A V0i и &V0t являются медленно изменяющимися функциями времени, поскольку их изменение обусловлено старением параметров и медленными измеj 5 нениями температуры элементов при прогреве устройства во время его работы. Поэтому нет необходимости постоянно выполнять все четыре измерения (1)-(4). Для ускорения измере20 ний можно выполнять, например, измерения (1), (3) при известных из предыдущих измерений (1)-(4) величинах &V0( и &V05L . При сокращенном цикле измерений (1), (3) измеряемые

25 параметры Vw GT и вычисляются из систем уравнений (1) и (3).

Изобретение относится к технике цифровой связи. Цель изобретения - повышение точности контроля качества цифрового сигнала. Устройство содержит усилитель 1, эл-т 2 с коммутируемым коэф. передачи, пороговые блоки 3 и 4, сумматор 5 по модулю два, D-триггер 6, эл-т И 7, счетчик 8 импульсов, г-р 9 тактовой частоты, вычислительный блок 10, блок 11 индикации, источники 12 и 13 опорных напряжений, блок управления (БУ) 14 коммутацией, блок 15 коммутации, блок 16 суммирования и блок 17 сопряжения, состоящий из БУ 18 цифровыми приборами, ЦАП 19 и 20, магистрального расширителя 21 интерфейса и канала 22 в виде общей шины. В данном устройстве выполняются четыре однотипных измерения параметров сигнала: амплитуды цифрового сигнала, действующего значения шумов, а также значений напряжений, эквивалентных цифровому коду порога на входах ЦАП 20. Цель достигается путем обеспечения минимизации вероятности ошибки на выходе устройства. 1 ил.

Для того, чтобы существовало решение уравнения (5), необходимо, чтобы определитель матрицы А О, что выполняется, если Ј, E2i k ф 1

чим Л

При решении уравнения (5) полу- k-1

k-1 г , А 2 La Ь

- ь2) (k - о б

- k (аг ег-е,

35

40

Цифровой бинарный сигнал, несущий информацию, поступает на вход 30 усилителя 1 с коэффициентом усиления, управляемым напряжением, поступающим с выхода.фильтра 27 нижних частот, подключенного своим входом к выходу ц ифроаналогового преобразователя 26. На выходе усилителя 1 благодаря управляющему напряжению поддерживается определенное значение амплитуды сигнала, необходимое для работы первого и второго пороговых блоков 3 и 4. На второй вход первого порогового блока 3 поступает напряжение, соответствующее оптимальному значению порога, обеспечивающему минимальную вероятность ошибки на д выходе устройства. На второй вход второго порогового блока 4 поступает напряжение порога с выхода фильтра 31 нижних частот, второго блока 20 цифроаналогового преобразователя, 5о просуммированное попеременно в блоке 16 суммирования с одним из напряжений первого или второго источника 12, 13 опорных напряжений, поступающих на один из входов блока 16 сум- а формула для ЯУог получается из фор- ,, мирования через блок 15 коммутации,

&V0|

R+ 1/2 UV

(а, - а0) (Јг -Ј, ) + Cd) + Јв)-(Ь« - Ь2 k

+ а

I-а

i(k 1)+4 uvw

о

х - b, + k Ь4)/АМ

(в)

.мулы для UV0, путем замены а, на . Ь,, аг на Ьг f, на Јг, на fcV , . Таким образом, все четыре измерения (1)-(4) - выполняются однотипно

управляемый блоком 14 управления коммутацией при помощи выходного напря- жения, поступающего с второго дополнительного блока 17 сопряжения. Сиг-

35

30 д 5о ,,

40

30 д 5о ,,

управляемый блоком 14 управления коммутацией при помощи выходного напря- жения, поступающего с второго дополнительного блока 17 сопряжения. Сиг-

налы с выходов первого и второго пороговых блоков 3 и 4 поступают на входы сумматора 5 по модулю два, на выходе которого образуются импульсы псевдоошибок, возникающие в те моменты времени, когда напряжение на выходе элемента 2 с коммутируемым коэффициентом передачи находится между оптимальным напряжением порога, поступающим на второй вход первого порогового блока 3, и неоптимальным напряжением порога, поступающим на второй вход второго порогового блока

Сигнал с выхода усилителя 1 поступает также на генератор 9 тактовой частоты, который выделяет из сигвается равным 1. При этом частость импульсов псевдоошибок устанавлива ется в процессе переходного процес на уровне Р, равном, например, 0,01 (Р, / Р4, Р3 Ј Р,).

В процессе четвертого цикла работы устройства на выходе блока 16 суммирования формируется напряжение U.V + Јf , а коэффициент пер

нала напряжение тактовой частоты. D-триггер б привязывает импульсы псевдоошибок к фазе напряжения тактовой частоты, что обеспечивает выполнение фазовых соотношений при

стробировании импульсов псевдоошибок напряжением тактовой частоты в блоке 17, позволяя разделять пачки импульсов псевдоошибок на отдельные импульсы, длительностью полпериода так

товой частоты, подсчитываемые в даль- .,5 ройства. В указанных уравнениях взя- нейшем счетчиком 8 импульсов.

В процессе первого цикла работы устройства на выходе блока 16 суммирования формируется пороговое напряжение AV, + Ј, , поступающее до на второй вход второго порогового блока 4, где Ј, - напряжение первого источника 12 опорного напряжения. При этом частость импульсов псевдотые с обратным знаком квантили atf а, b,, bj,, соответствующие известному типу распределения шумов в канале связи, уровней 2Р0 2Р2 , 2РЭ, 2P вычисляются вычислительным блоком 10 путем обращения распределения шумов при известных измеренных вероятностях псевдоошибок Р(Р,- 1, 2, 3, 4). Например, для гаусбыть записана в следующем виде: GJJ + C,t + C2t2

3 - Т .«- . л . -У 1 5 j

d,ta +

50

d,t

гДе

ошибок устанавливается в процессе пе- 45 совского распределения шумов форму- реходного процесса на уровне Р4 , рав- ла для обращения распределения может ном, например, 0,1. Во время первого цикла работы коэффициент передачи элемента 2 с коммутируемым коэффициентом передачи установлен равным 1.

В процессе второго цикла работы устройства на выходе блока 16 суммирования формируется пороговое напряжение &.V + Јг, а коэффициент передачи элемента 2 с коммутируемым коэффициентом передачи устанавливается равным k, где Јг - напряжение второго источника 13 опорного напря-.

1 + d,t+

t 4In (1/2P) Р

a

55

-вероятность;

-квантиль уровня 2Р,

С0 2,52; С, 0,8, С2 0,01; d, 1,43, d2 0,19, d, 0,013

Вычислительный блок 10 на основании величин а,,а2, Ь,, Ь2, k. Јf,

жения, k / 1. При этом частость импульсов псевдоошибок на выходе элемента И 7 становится равной ,, Ј Р,)5 и она измеряется путем подсчета количества импульсов псевдоошибок за фиксированный интервал времени с помощью счетчика 8 импульсов и вычислительного блока 10.

В процессе третьего цикла работы устройства на выходе блока 16 суммирования формируется напряжение &V ( + Ј , поступающее на второй вход второго порогового блока 4, а

Ј Р )

вается равным 1. При этом частость импульсов псевдоошибок устанавливается в процессе переходного процесс на уровне Р, равном, например, 0,01 (Р, / Р4, Р3 Ј Р,).

В процессе четвертого цикла работы устройства на выходе блока 16 суммирования формируется напряжение U.V + Јf , а коэффициент передачи элемента 2 с коммутируемым коэффициентом передачи устанавливается равным k 1. При этом частость псевдоошибок на выходе элемента И 7 становится равной Р,,. (Р Р, Р4

Ј Р )

Неизвестные измеряемые величины связаны уравнениями (1)-(4), соответствующими первому,второму, третьему и четвертому циклам работы устройства. В указанных уравнениях взя

тые с обратным знаком квантили atf а, b,, bj,, соответствующие известному типу распределения шумов в канале связи, уровней 2Р0 2Р2 , 2РЭ, 2P вычисляются вычислительным блоком 10 путем обращения распределения шумов при известных измеренных вероятностях псевдоошибок Р(Р,- 1, 2, 3, 4). Например, для гаусбыть записана в следующем виде: GJJ + C,t + C2t2

3 - Т .«- . л . -У 1 5 j

d,ta +

0

d,t

гДе

5 совского распределения шумов форму- ла для обращения распределения может

1 + d,t+

t 4In (1/2P) Р

a

-вероятность;

-квантиль уровня 2Р,

С0 2,52; С, 0,8, С2 0,01; d, 1,43, d2 0,19, d, 0,013.

Вычислительный блок 10 на основании величин а,,а2, Ь,, Ь2, k. Јf,

Ј, &V1™ V, вычисляет по формулам (5)-(8) измеряемые величины: амплитуду сигнала Vm, действующее значение шумов (5 , отношение сигнал/ шум Vm/G на выходе элемента 2 с коммутируемым коэффициентом передачи при коэффициенте передачи к, равном единице, а также &V0, и U.VOU - суммарные величины неопределенности и нестабильности порога второго порогового блока 4, обусловленные нестабильностью второго порогового бло ка 4 и неточностью работы второго блока 20 цифроаналогового преобразователя. На основании полученного отношения сигнал/шум может быть вычислена в вычислительном блоке 10 вероятность ошибок.

Если измеренное значение амплитуды сигнала VmQ, соответствующее регулирующему напряжению VApu0 - не находится в оптимальном диапазоне, необходимом для работы первого, второго пороговых блоков 3 и 4, то вычислительный блок 10 производит вычисление регулирующего напряжения VAPvjT , необходимого для обеспечения требуемого значения амплитуды сигнала VmT на первых входах первого и второго порогового блоков 3 и 4. Это вычисление производится на основании известной формы характеристики АРУ

К0 F(VAPy),

где KQ - коэффициент усиления усилителя 1,

а также известных текущей и требуемой амплитуд сигнала Vmo и VmT путем решения уравнения

--- F(V v

то

АРЧт

).

Код напряжения VAP4T из канала ввода-вывода вычислительного блока 10 поступает через магистральный расширитель 21, канал 22 общая шина, блок управления, цифроаналоговый преобразователь 28, и фильтр 31 нижних частот на выход этого фильтра, являющийся аналоговым выходом первого блока 19 цифроаналогового преобразования, и далее на вход управления коэффициентом усиления усилителя 1. .

Вычислительный блок 10 через магистральный расширитель 21, канал 22 общая шина и блок 23 управления пере55588210

дает сигнап сброса счетчика & импульсов. На первый и второй цифроана - логовые преобразователи 28 и 29 через магистральный расширитель 21, канал 22 общая шина, блок 30 коммутации управления поступает из вычислительного блока 10 первоначально код нулевого напряжения, приводящий к подаче

JQ нулевого напряжения на вход блока 16 суммирования с выхода фильтра 31 нижних частот. В регистре состояния бло ка 23 управления устанавливается раз решающий потенциал, поступающий на

15 выход разрешения счета блока 17 сопряжения. Устанавливается необходимое значение коэффициента передачи элемента 2 при помощи бинарного управляющего сигнала, поступающего из

20 вычислительного блока 10 на первый дополнительный выход блока 17 сопряжения через магистральный расширитель 21, двунаправленный канал 22 общая шина и блок 23 управления. По

25 тому же пути из вычислительного блока 10 на второй дополнительный выход блока 23 управления поступает необходимый уровень бинарного управляющего сигнала, переключающего блок

30 15 коммутации в состояние, при котором на вход блока 16 суммирования подается напряжение первого (при измерении AV , ) или второго (при из- ь)

.

35

мерении ДУ, ) источников 12 или 13 опорного напряжения. Разрешающий потенциал с выхода разрешения счета блока 17 сопряжения поступает на вход элемента И 7, через который импульсы псевдоошибок поступают на счет

40 ный вход счетчика 8 импульсов.

В устройстве для выполнения измерения &Vt устанавливается единичное значение коэффициента передачи элемента 2 и подключается к блоку 16

45 суммирования первый источник 12 опорного напряжения, для измерения ДV , - устанавливается коэффициент передачи k ф 1 элемента 2 и подключается второй источник 13 опорного напряжения.

5о Вычислительный блок 10 в течение ряда временных дискретов осуществляет ввод в оперативную память количества импульсов со счетчика 8 импульсов. При этом одновременно произвосг.дится в каждом временном дискрете вычитание из содержимого счетчика 8 импульсов числа, соответствующего числу импульсов с опорной частотой Pon- , i 1, 3, которые могли

бы появиться в течение временного дискрета, и суммирование полученных разностей в оперативной памяти вычислительного блока 10, а также передача во второй блок 20 цифроана логового преобразования полученной суммы. Код этой суммы поступает из вычислительного блока 10 через магистральный расширитель 21, канал 22 общая шина, блок 30 коммутации и управления на первый и второй цифро- аналоговые преобразователи 28 и 29. Напряжения, полученные на выходе первого, второго цифроаналоговых пре образователей 28 и 29 суммируются сtсоответствующими весами в фильтре 31 нижних частот, где одновременно благодаря наличию конденсатора, производится сглаживание коммутацион- ных помех цифроаналоговых преобразователей. Суммирование с весами напряжений от двух цифроаналоговых преобразователей обеспечивает уменьшение дискретности напряжения на выход фильтра.31 и, следовательно, увели- чение точности измерений по сравнению со случаем использования одного циф- роаналогового преобразователя, имеющего недостаточное число разрядов преобразуемого кода. По мере увеличения количества временных дискретов напряжение &V((d (или uv|b ) на выходе фильтра 31 стремится к установившемуся значению. Время переходного процесса при различных параметрах устройства может быть вычислено на основании его зависимости от параметров устройства. Кроме того, может быть использован программный при нцип установления момента завершения переходного процесса по уменьшению разности приращений напряжений i &V , (или. &V, ) до минимальной за

данной величины. Поэтому после установления напряжений &V , &V ,

эквивалентные и М-двоичные коды могут быть запомнены и использованы в дальнейшем для выполнения измерений, характеризующихся уравнениями (2) и (4) в течение второго и четвертого циклов работы.

Для ускорения измерений процесс установления напряжений Hiv|w может быть прерван. При этом выпол

няются неточные равенства Р л Рйп

Р л- Р Г3 «- гопэ

, что, однако, не скажется на точности измерений, поскольку квантили а и а, определяются, исходя из достигнутых значений частности псевдоошибок Р, и Р4.

)

Формула изобретения

Устройство для контроля качества цифрового сигнала по авт. ев. № 1332548, отличающееся тем, что, с целью повышения точности контроля качества цифрового сигнала, выход усилителя подключен к входу первого порогового блока через введенный элемент с коммутируемым коэффициентом передачи, управляющий вход которого соединен с первым дополнительным выходом блока сопряжения, второй вход второго порогового блока соединен с вторым аналоговым выходом блока сопряжения через веденный блок суммирования, кроме того, введены первый и второй источники опорного напряжения, последовательно соединенные блок управления коммутацией, вход которого соединен с вторым дополнительным выходом блока сопряжения,и блок коммутации, выход которого соединен с вторым входом блока суммирования, а второй и третий входы соединены соответственно с выходами первого и второго источников опорного напряжения.