Устройство следящего аналого-цифрового преобразователя Советский патент 1989 года по МПК H03M1/48 

W

//

СП

IsD

N:

к о ел

3 1522405

Изобретение относится к вьшисли- тельной технике и может быть использовано в цифровых измерительных системах и устройствах предварительной обработки, и ввода аналоговой информации в цифровые вычислительные машины„

Цель изобретения - повьшение точности преобразования.

На фиг,1 приведена структурная Q схема устройства следящего аналого- цифрового преобразования; на фиг.2 - вариант реализации блока уставок.

Устройство следящего аналого-цифъ - R ( J - - J

где R(O), R( O ) - корреляционные моменты входного сигнала устройства. Зная bj и b j , можно вычислить Ъ , Коэффициенты bj хранятся в N младших разрядах j-й ячейки ПЗУ 8, а bj - b (М-F) старших разрядах той 1же ячейки памятио

Смена режима работы устройства, т.е перестройка на другую передаточ ную функцию, осуществляется блоком 9

рового преобразования содержит блок 1 15 (фиГо2), представляющим собой совоъ - R ( J - - J

где R(O), R( O ) - корреляционные моменты входного сигнала устройства. Зная bj и b j , можно вычислить Ъ , Коэффициенты bj хранятся в N младших разрядах j-й ячейки ПЗУ 8, а bj - b (М-F) старших разрядах той 1же ячейки памятио

Смена режима работы устройства, т.е перестройка на другую передаточную функцию, осуществляется блоком 9

(фиГо2), представляющим собой сово

Изобретение относится к вычислительной технике и может быть использовано в цифровых измерительных системах, устройствах предварительной обработки и ввода аналоговой информации в цифровые вычислительные машины. Повышение точности преобразования достигается за счет совмещения функции аналого-цифрового преобразования входного сигнала с его фильтрующей обработкой в рамках структуры следящего аналого-цифрового преобразователя и введения в устройство, содержащее блок 1 вычитания, аналого-цифровой преобразователь 2, сумматор 3, регистр 4, цифроаналоговый преобразователь 5, первого 6 и второго 7 блоков умножения, постоянного запоминающего устройства 8, блока 9 уставок. Дополнительная обработка входного сигнала производится в соответствии с дискретной передаточной функцией цифрового фильтра первого порядка HJ (Z), задаваемой коэффициентами BЪJ и BЪЪJ, хранящимися в постоянном запоминающем устройстве 8. Смена режима работы устройства, а именно перестройка на другую передаточную функцию HK (Z), K ≠ J, осуществляется с помощью блока уставок 9 путем изменения кода J на код K на адресных входах постоянного запоминающего устройства 8. 2 ил.

вычитания, аналого-цифровой преобразователь (АЦЕ) 2, сумматор 3,регистр 4, цифроаналоговый преобразователь (ЦАП) 5, первый 6 и второй 7 блоки умножения, постоянное запоминающее устройство (ПЗУ) 8, блок 9 уставок, входную шину 10 и выходную шину 11.

Сущность изобретения состоит в организации в рамках структуры устройства следующего аналого-цифрового преобразования дополнительной обработки входного сигнала в соответствии с передаточной функцией цифрового фильтра первого порядка

В ПЗУ 8 хранятся коэффициенты bj и Ь для различных типов дискретных передаточных функций первого порядка

1

1 - b- Z

(О

где Ь: - коэффициент J-й дискретной передаточной функции, равный

ъ, ъ; -ъ:.

(2)

z - оператор задержки. 0 Набор дискретных передаточных функций H (z) формируется исходя из конкретного применения устройства, а именно из информации о входном сигнале: спектре полезного сигнала и д спектре помех

Коэффициент Ь: выбирается исходя из набора необходимых передаточных функций устройства Коэффициенты Ь ,

Перед началом работы устрой переключатели блока 9 устанавл ся в положение, при котором на выходах формируется код числа ваемый на адресные входы ПЗУ 8 заданному адресу J из ПЗУ 8 вы ся коды коэффициентов Ь и Ь., ветствующие j-й передаточной ф устройства, которые подаются н рые группы входов соответстве первого и второго цифровых умн лей о На вход устройства, являющ также первым входом блока 1, пает входной аналоговый сигнал АЩТ 2 запускается с частотой д

1 /V.

тизации f- -fZ г где о - пер д

дискретизации входного сигнала и в дальнейшем работа устройст

называемые коэффициентом предсказания состоит из одинаковых тактов.

входного сигнала, определяются из условия минимума среднего квадрата ошибки предсказания входного сигнала с учетом того, что на выходе устройст ва при Ь j 4 О образуются отфильтрованные значения входного сигнала.При заданном значении Ь: коэффициент

55

предсказания Ь- как

i можно определить

Рассмотрим некоторый i-й та боты устройства В исходном со нии к моменту времени t i tr i - номер такта работы устройс в регистре хранится предьщущий ной отсчет N J., , которьй посту на выходную шину устройства и вые группы входов первого и вт цифровых умножителей Таким об

0

5

0

5

0

купность технических переключателей или перемычек,с помощью которых формируется необходимый цифровой код на адресньк входах ПЗУ В При заданном Q объеме ПЗУ 8, Тое при заданном количестве воспроизводимых устройством передаточных функций, разрядность шины адреса Р определяется как

Р ,

где 3 - оператор вьщелёния ближайшего наибольшего целого числа. , . Устройство работает следующим об- разом„

Перед началом работы устройства переключатели блока 9 устанавливаются в положение, при котором на его выходах формируется код числа J,подаваемый на адресные входы ПЗУ 8. По заданному адресу J из ПЗУ 8 выбираются коды коэффициентов Ь и Ь., соответствующие j-й передаточной функции устройства, которые подаются на вторые группы входов соответственно первого и второго цифровых умножителей о На вход устройства, являющийся также первым входом блока 1, поступает входной аналоговый сигнал Ug(t), АЩТ 2 запускается с частотой дискре 1 /V.

тизации f- -fZ г где о - период д

дискретизации входного сигнала ), и в дальнейшем работа устройства

5

Рассмотрим некоторый i-й такт работы устройства В исходном состоянии к моменту времени t i tr (где i - номер такта работы устройства, в регистре хранится предьщущий выходной отсчет N J., , которьй поступает на выходную шину устройства и на первые группы входов первого и второго цифровых умножителей Таким образом.

на их выходах, образуется соответственно произведения Ъ N ,. и bjN;., . Цифровой код первого произведения j f-i-i поступает на ЦАП 5, на выходе которого присутствует аналоговый эквивалент и,., этого кода, равный

U;H к

ц An

,

(3)

где

10

Кцдр - коэффициент передачи

ЦАП 5„

Сигнал с U;, -го выхода ЦАП 5 подается на второй вход блока 1, на выходе которого образуется разность ilgvCt)- Ui-«l .15

По достижении момента времени t

запускается АЦП 2 к на его выходах формируется цифровой код разности UN; :

u,Ji) - U;.,, (4)

i

AN; Кдцп

где К дц - коэффициент передачи АЦП 2о Полученный код &N; складывается в сзгмматоре 3 с кодом произведения Ъ. N ;, , поступакяцего на вторую группу входов сз мматора 3 с выходов второго блока 7 умножения, а образованная сумма переписывается в регистр 4о В результате на выходной пине устройства появляется код N;:

N; Ъ| ы;, + Л,Н;, (5)

который подается на первые группы входов первого 6 и второго 7 блоков умножения и используется в следующем (i+l)-M такте для формирования выодного отсчета N ;, и ТоДо Все поседующие такты работы устройства сзпцествлягатся аналогично „

Подставляя выражения (З) и (4)

(5) и полагая им

в

К

ЦАП

К

АЦП

, полу20

25

30

35

40

5Q

N; , + NBX; ,

(6)

Ng, Кцдпи х (i t) -; цифровой эксигнала Ug(t) для

где

вивалент входного

момента времени t it , представленный с точностью до шага квантования 1.

АЦП h

К

АЦП

Ъ: - коэффициент J-й дискретной передаточной функции первого порядка Kj(z), равный (2),

Полученное выражение (6) представляет собой разностное уравнение рекурсивной цифровой фильтрации первого порядка, которому соответствует дискретная передаточная функция (l). Toe, устройство наряду с аналого-цифровым преобразованием осуществляет также обработку входного сигнала в соответствии с выбранной дискретной передаточной функцией Hj(z), задаваемой коэффициентами Ъ

Ъм

j

а также

частотой дискретизаций входного сигнала о

Формула изобретения

20

25

30

35

40

45

Устройство следящего аналого-цифрового преобразования, содержащее блок вычитания, первый вход которо-. го является входной шиной устройства, а второй вход соединен с выходом цифроаналогового преобразователя, выход блока вычитания соединен с входом а напого-цифрового преобразователя,выходы которого соединены с первыми соответствующими входами сумматора, выходы которого соединены с соответствующими входами регистра, выходы которого являются выходной шиной, . отлич ающееся тем, что, с целью повьшения точности преобразования, в него введены первый и второй блоки умножения, постоянное запоминающее устройство, блок уставок, выходы которого соединены с соответствующими входами постоянного запоминающего устройства, первые выходы которого соединены с первыми соответствующими входами первого блока умножения, выходы -которого соединены с соответствующими входами цифроаналогового преобразователя, вторые входы первого блока умножения объединены с первыми входами второго блока умножения и подключены к соответствукйдим выходам регистра, вторые выходы постоянного запоминающего устройства соединены с вторыми соответствующи- 5Q ми входами второго блока умножения, выходы которого соединены с соответствующими, вторыми входами сумматора

и ft и 7 ОII

л

Ей

P

HP

(риг. 2