Программно-управляемый цифровой фильтр Советский патент 1981 года по МПК H03H17/04 

1

. Изобретение относится к специализированным средствам вычислительной техники и может быть применено в системах обработки информации, информа- циоино-измерительных системах, в устройствах формирования и анализа случайных процессов.

Известен цифровой фильтр 1, который строится в виде спецвычислителя,|л где отсчеты входного и выходного сиг- нала обрабатываются поразрядно. Схемная реализация данного цифрового фильтра есть последовательно соединенные два арифметических блока, работающих параллельно, вторые информаци- 15 онные входы арифметических блоков подключены соответственно к первому и второму входу блока памяти, где храЛятся коэффициенты передаточной функции фильтра, выход второго арифме- 20 тического блока соединен с первым входом первого регистра сдвига, вы.полняющего функцию задержки, второй вход данного регистра - вход устройства в целом, а выход соединен с 25 входом блока образования дополнительного кода, первый выход которого выход устройства в целом, а второй его выход подключен к первому входу второго регистра и третьему входу

второго арифметического блока, выполняющего также функцию задержки, выход которого соединен с первым информационным входом первого арифметического блока, первый, второй, третий, четвертый и пятый выходы блока управления соединены соответственно с управляющими входами первого арифметического блока, второго арифметического блока, первого регистра сдвига, блока образования дополнительного кода и второго регистра сдвига 1J.

Операции, выполняемые устройством, сводится к лрги хескому умножению (сонъюнкции) двух двоичных цифр, накоплению частичных произведений на последовательном накапливающем сумматоре и к сдвигу информации в регистре. Устройство реализует цифровой фильтр со следующей передаточной функцией.

f

Н(1)

l-bp.z-- |biZкоторой соответствует разностное уравнение

(l-l)-p2(i-2- Несмотря на то, что эта реализация фильтра отличается весьма простой схемой, то, с другой стороны, вычисление отсчетов выходного сигнала производится медленно, а главноедан ный фильтр имеет малое значение соотношения сигнала-шум, так как уменьшен динамический диапазон входного сигнала. Наиболее близким к предлагаемому по технической сущности является (ЦИФРОВОЙ фильтр, содержащий последовательно соединенные первый блок памяти и арифметический блок, представ ляющий собой два последовательно сое диненных элементарных арифметических устройства, работающих параллель21о, второй блок памяти, где хранятся параметры фильтра, соединен со вторым информационнйм входом арифметического блока, третий информационный вход арифметического блока подключен к выходу мультиплексора, первый информационный вход которого - вход устройства в целом, первый выход арифметического блока соединен со вх дом первого блока памяти, а второй выход - со вторым информационным вхо дом мультиплексора, третий выход арифметического блока - выход устройства в целом, первый, второй тре тий, четвертый выходы блока управления подключены к управляющим входам мультиплексора, первого блока памяти арифметического блока и второго блока памяти соответственно. Это есть техническая реализация цифрового рекурсивного фильтра, построенного из последовательного соединения блоков второго порядка, каждый из которых имеет по два полюса и по два нуля. Все блоки второго порядка построены на основе прямой канонической формы, т.е. с использованием минимума элементов задержки 2 Недостатком данной схемной реализации цифрового фильтра является уменьшение динамического диапазона входного сигнала, чтобы не произопто переполнение разрядной сетки арифметического блока. Это связано с тем, что масштабирующие коэффициейты выбираются исходя из следующих соображений. Если х - максимальное абсолютное значение входного сигнала, а у(п) и h(n)- выходной сигнал и импульсная характеристика фильтра, в этом случае УГЙХ iHvilf X птах Так, если I у(п)| 1, то max V|Jo есть верхняя граница максимального входного сигнала, при котором отсутствует переполнение в цифровом фильгре. Выбор масштабирующих коэффициентов по (1) затруднен и н всегда оправдан, так как она дает завышенные результаты и просуммировать ряд в (1) довольно трудно. При этом уменьшается динамический диапазон входного сигнала и соотношение сигнал-шум. Цель изобретения - увеличение динамического диапазона обрабатываемого сигнала. Поставленная цель достигается тем, что в программно-управляе1 й цифровой фильтр, содержащий два блока памяти, арифметический блок, мультиплексор и блок управления, первый, второй, третий и четвертый выходы которого (Соединены с управляющими входами соответственно первого блока памяти, второго блока памяти, арифметического блока и мультиплексора, первый вход которого является входом фильтра, а выход мультиплексора подключен ко второму входу арифметического блока, третий вход которого соединен с выходом первого блока памяти, первый выход арифметического блока подключен к первому входу второго блока памяти, введены блок задания коэффициентов, блок сопряжения, выходной регистр, блок умножения-на два, выход которого соединен со входом выходного регистра, вторым входом второго блока памяти и вторым входом мультнплекрора, третий вход которого подключен к выходу второго блока памяти, выход блока задания коэффициентов подключен к первому входу блока сопряжения, выход которого соединен со входом первого блока памяти, второй выход арифметического блока подключен ко входу блока умножения на два, причем третий выход блока управления соединен с управляющим входом блока сопряжения, а шестой выход блока управления подключен к управляющему входу выходного регистра выход которого является выходом фильтра. Блок управления содержит микро- . программную память, генератор RSтриггер, формирователь импульсов, последовательно соединенные регистр и дешифратор, выходы которого соединены с адресным входом микропрограммной памяти, выходы которой являются соответственно первым, вторым, третьим, четвертым, пятым и шестым выходами блока, выход останова микропрограммной памяти соединен со входом формирователя импульсов, выход которого соединен с первым входом RS-триггера, выход которого соединен со входом генератора, выход которого подключен к управляющему входу микропрограммной памяти, а второй вход RS-триггера является входом запуска блока. Как правило, в задачах синтеза оперируют с рациональной функцией Cjj-fC U 4...+-ChUj )-HC-}«j)mjuU). причем n m. Решая (2) относительно Н (jtw) (задача факторизации), получим: «« К-Р -%fefe -H P), Po 0Ci-С.- , . ttf f -if- i. --If. ,. .. -N21l 21+1 Далее, следуя по алгоритму фактеризации и учитывая, что цифровой фильтр представляется в виде каскадного соединения элементарных фильтров второго порядка, окончательно получим передаточную функцию фильтра в виде - А ) . Рчр), / если корни числите ля (3)в1-н/р и ot- j ,a о комплексно-сопря1ТлТа.Т,, женные; если корни числите ля (3) л TZ дей ствительные J (-2dL,(0, если корни числите VV J Ta), ля (3) комплексносопряженные;, если корни числите ля (3) действитель ные. ,если корни знамена -а -1+ р , теля (3)ot+3|5й ot-j cfj. ,d2.6 комплексно-сопряже ные; ,если корни знамена теля (f и cfi деиствительныеесли корни знамена теля (3) комплексн , сопряженные ; с,1-сГ2), ,если корни знамена теля (3) действиОС о, тельные. Применив билинейное z-преобразоваиие-I -vz- , &t - период дискре- изагде R ции к (4), найдем передаточную функцию цифрового фильтрата: Ни)СоЬн иХ i-l (2) гд Сд - постоянная , которая может быть принята равной 1, а HJ(I)- передаточная функция элементарного фильтрата преобразуется к виду lR - b 1ioV2(tlo-R-) (R.%d,,(do-R)X4CR -d R- ao1T - Ангшиз динамического диапазона коэффициентов а, 1 iT, bJ,,2, показывает, что а и Ь меньше двух, а а2 и Ь меньше единицы. Это следует из того, что все коэффициенты hp, h. , dp и d больше нуля (4) и из данных неравенств: 2(.t,R), ZCR do a lRl Cdo-R). tt 1io iR-R - Vio-tiiR, , + . Тогда для реализации цифрового фильтра на: основе представления двоичных чисел с фиксированной запятой, чтобы не было превышения динамического диапазона фильтра, коэффициенты числителя и знаменателя (5) необходимо разделить на два. Просто показать, что в этом случае уравнение, описывающее работу цифрового фильтра, будет иметь вид для прямой формы Hl2.1j(H))X()- MjMM-j) j-При этом,чтобы цифровой фильтр аботал с максимальным абсолютным значением выходного сигнала, равным верхней границе динамического диапазона фильтра, необходимо потребовать ыполнения следующих условий К -п ак|пиПе- )|ч 1 M-i кtг-HЙ - : K --y«ox|f H(, : . 1 ()/--1, (), ричем - максимальный коэфициент передачи N каскадов. -geiliidflj iilill (О, -ъ-Тъ:;;гтт1 -1 « передаточная функция элементарного фильтра, при которой отсутствует переполнение. Выполнение условий (7) приводит тому, что максимёшьный коэффициент передачи L каскадов равен 1, отбрасывание одного каскада справа, т.е. L-1 каскад, также будет иметь KQ 1 и т.д. При этом и реакция цифрового фильтра при подаче синусоидаль ного сигнала единичной амплитуды на резонансных частотах ,, tt;j,r... W .. . ,4)2 jj не будет превосходить единицы, т.е. ограничение fy(n) выполняется при х как угодно бли ком к 1. Определении- параметров и j 072 осуществляется по сле дующему алгоритму: . 1)Находятся максимальнее коэффи циёнты передачи К , К.. . .Kf,. . ., . У. ,..., KL, одного, двух L каскадоЪ фильтра. 2)Определяются коэффициенты передаточной функции H7(z): (Максимальный коэффициент передачи первых двух касксщов теперь равен К2 К2/К7 , а 1 1) . . ь) Hf Cz.)-.g-:i-L «ib/ч 1 1 при этом на каждом этапе расчета не обходимо проверять условие -1 : . 1 дл5 предотвращения разрядной сетки .устройства. На фиг. 1 показана структурная .cxeka программно-управляемого цифро вого фильтра; на фиг. 2 - схема блока управления. Программно-управляемый цифровой фильтр (фиг. 1) содержит первый блок 1 памяти, арифметический блок 2, мультиплексор 3, блок 4 управления, второй блок 5 памяти, блок б умножения на два, ВЫХОДНОЙ регистр 7, блок 8 задания коэффициентов, блок 9 сопряжения. Первый блок 1 памяти предназначен для хранения значений коэффициентов цифрового фильтра. На информа ционные входы первого блока памяти подаются коды коэффициентов, занесение кото|ж1х и последукадее считывание про изводится по сигналам, поступакхцнм из 9)лрка 4 управления на управляющий вход. Коды считываемых коэффициентов поступают на выход первого блока памяти. Арифметический блок 2 предназначен для выполнения операций умножения и алгебраического сложения операндов, поступающих иа два его информационных входа. Управление работой блока осуществляется при помоиш сигналов, поступающих на его управляющий вход из блока 4 управления. Арифметический блок имеет два информационных выхода. С первого выхода снимаются результаты вычисления, со второго выхода - значения разрядов множителя. Мультиплексор 3 предназначен для управляемого подключения ко второму информационному входу, арифметического блока трех независимых источников информации, поступающих на его первый, второй и третий информационные входы. Первый информационный вход мультиплексора представляет собой вход устройства в целом. Выбор источника информации определяет сигнал -на управляющем входе мультиплексора. Блок 4 управления предназначен для формирования необходимых последовательностей управляющих сигналов, обеспечивающих функционирование всего цифрового фильтра в целом. Он представляет собой управляющий автомат. Структурная схема блока управления (фиг. 2) включает управляемый генератор 10 тактовых импульсов; RS-триггер 11, формирователь 12, параллельный регистр 13, дешифратор 14, микропрограммную память 15. В исходном состоянии RS-триггер 11 находится в положении О и управляемый генератор 10 выключентактовые импульсы отсутствуют. По сигналу Пуск, поступающему от внешнего по отношению к автомату источника, например оператор нажал клавишу Пуск на передней панели устройства, RS-триггер 11 переключа. После этого ется в положение вырабатывается периодическая последовательность тактовых импульсов. При этом на выходах у появляются управляющие сигналы. После завершения реализации микропрограьшы сигнал Останов переключает триггеров исходное состояние и тактовые импульсы прекращаются. Формирователь 12 коротких импульсов необходим для того, чтобы сигнал Останов не препятствовал Повторному действию сигнала Пуск. Регистр 13 и дешифратор 14 необходим, 1 :огда блок управления должен реализовать несколько различных микропрограмм. На регистре 13 фиксируется код команды (микрокоманды), соответствующий определенной микропрЬ11 амме. Выбирается одна из шин дешифратора 14 и управляющий автомат настраивается на реализацию выбранной микрокоманды. Таким образом, целью проектирования управляющего автомата является определение функциональной схемы комбинационного устройства и элемента памяти 15, в то время как остальные элементы структурной схемы блока управления определены заранее. Второй блок 5 памяти предназначен для хранения значений входного сигнала, промежуточных .значений и р зультатов фильтрации. Адресация занесения и выборки произвольная, определяется содержимым встроенного адресного счетчика. Второй блок памяти имеет два информгщионных входа, один из которых пр назначен для параллельного занесени в блок памяти кодов с выхода блока 6 умножения на два. Второй информационный вход блока памяти предназна чен для последовательного занесения во встроенный буферный регистр значений разрядов множителя, снимаемых с арифметического блока. Занесение с буферного регистра или с первого информационного входа, а затем - сч тывание ее производится по сигналам с блока управления, поступающим на управляющий вход. Блок 6 умножения на два предназначен для умножения на два значений Уу,4 получае1ллх в арифметическом блоке, в соответствии с алгоритмом фильтрации, Обеспечивающим максимал ный динамичес1кий диапазон сигнала. Блок умножения на два имеет информа ционный вход и информационный выход соединенный со входом выходного регистра 7. Выходной регистр 7 предназначен для хранения значений у в течение всего периода дискретизации. За время, соответствующее периоду дискрети зации, формируется следующее значение выходного сигнала которое с выхода блока 6 умножения на два поступает на информационный вход выходного регистра и записывается туда сменяя предыдущее значение у, по сигналу занесения, поступгиощему на управляющий вход выходного регистра Информационный выход выходного регистра представляет собой выход устройства в целом. Блок 8 задания коэффициентов пред назначен для расчета коэффициентов цифрового рекурсивного фильтра в соответствии с алгоритмом, обеспечивающим максимальный динамический диапа зон сигнала на входе и выходе устрой ства. Блок 8 может представлять собой универсальную вычислительную машину либо управляющую мини-ЭВМ, запрограммированную соответствующим об разом для расчета коэффициентов филь тра. В частном случае блок программного управления может быть выполнен в виде пульта, позволяющего вручную заносить в первый блок памяти цифрового фильтра соответствующие коэффициенты. Блок 8 имеет информационный (выход, подключенный ко входу блока сопряжения..Блок 9 сопряжения предназначен дл преобразования уровней информационных сигналов, поступающих с блока программного управления, к уровню, необходимому для записи информации в первый блок памяти. Блок сойряжения, выполняет также роль согласования во времени моментов поступления на него информации и моментов занесения ее в первый блок памяти. Цифровой фильтр работает следующим образом. Блок программного управления рассчитывает коэффициенты фильтра в соответствии с алгоритмом.получения максимального динамического диапазона сигнала. Цифровой фильтр в делом построек каскадным подключением рекурсивных фильтров второго порядка, называемых в дальнейшем элементарными фильтрами. Передаточная функция одного элементарного фильтра имеет вид (8). Из формулы (8) видно, что для формирования требуемой передаточной характеристики необходимо задавать пять коэффициентов: 92.г Ь,b,,5. Работа элементарного фильтра ведется последовательно во времени по алгоритму, заданному разностным уравнением (6). Следует отметить, что реализация каскадной формы цифрового фильтра, где выходные значения предыдущего звена являются входными для пocлeдsющего, а элементарные фильтры представлены в прямой форме, удается избежать Н едостатка - повышенные затраты по сравнению с канонической реализацией. В данном случае необходимо N + 2 ячейки памяти, где N количество ячеек памяти при канонической реализации фильтра. Таким образом, можно создавать цифровые фильтры, порядок которых определяется количеством подключенных последовательно элементарных фильтров ВТорого порядка. Так, для шести соединенных последовательно элементарных фильтров общий порядок цифрового фильтра будет равен двенадцати. Максимальный порядок фильтра определяется верхней граничной частотой обрабатываемого сигнала и временем выполнения арифметических операций. Рассчитанные коэффициенты из блока программного управления через блок сопряжения поступают на информсщионный вход первого блока памяти и по сигналам с блока управления происходит их занесение в соответствующие ячейки. После занесения каждого коэффициента блок управления модифицирует на единицу адрес обращения .к первому блоку памяти и очередной коэффициент записывается уже в следующую ячейку. Порядок расположения коэффициентов в первом блоке памяти следующий: д« 11 зи -r/f 2, 9од. .«.« После занесения коэффициенто цифровой фильтр переходит в режим функционирования. По сигналу с блока 4 управления мультиплексор подключает вход устройства в целом второму информационному входу арифметического блока 2, одновременно на первый информационный вход арифметического блока поступает двоичны код коэффициента д,. По сигналу с блока 4 управления происходит занесение значений входного сигнала Хи и коэффициента gjj в регистры арифм тического блока. После этого производится умножение д х время умножения дд rf х, сдвигаются, причем разряды X последовательно поступают при этом в буфер ный регистр второго блока 5 памяти. Таким образом, с окончанием операци умножения значение произведения и-f находится в арифметическом блоке,а текущее значение входного сигнала х, - в буферном регистре второго блока памяти. Операндами дл второго умножения являются значения коэффициента д я входного сигнала задержанного на один интервал дискр тизации (,1- К°Д 9, поступает с первого блока памяти/ а Xy,j - через мультиплексор со второго блока памяти. После занесения в арифметический блок значений д и х в ячейку второго блока памяти, в которой ранее находился код х, записывается из буферного регистра значение х , поступающее туда во время выполнения первой операции умножения. В арифметическом блоке д и n-fi перемножаются, а их произведение складывается с предыдущим результатом: др. X и X ,. . В буферный регистр второго блока памяти послед вательно заносится уже значение х, После этого производится модификация адреса в первом и во втором бло ках памяти; На арифметический блок .поступает очередная пара сомножителей; д и Xyj.jjf Полученное в результате умножения произведение .i суммируется с предыдущим результатом, ,а значение Xj«|, записывается в Ячейку второго блока памяти на место Хц.а,-}. Таким образом, после окончания первой половины алгоритма функционирования элементарного фильтра в арифметическом блоке 2 находится значение д + + 3л1л х„и,+ 92,1 Хи-й,/ во втором блоке 5 памяти произоишо обновление содержимого первых двух ячеек: вмес то х., записано значение х , а вместо X . значение х. Это равноценно сдвигу содержимого двух ячеек, в результате которого теряет ся значение После этого блок 4 управления модифицирует адреса в первом и втором блоках памяти. На информационные входы арифметическог блока 2 с первого блока 1 памяти по ступает значение коэффициента -Ь|,у г а со второго блока памяти через мультиплексор значение выходного сигнала первого элементарного фильтра, задержанное на один период дискретизации -Уy. . Арифметический блок производитумножение и полученный результат с учетом знака добавляет к . полученной ранее сумме произведений. В арифметическом блоке формируется значение д, х. + д, хц,+ д ХЦ.2Д- Ь,;, у., . Из следующих ячеек первого и второго блоков памяти поступают на арифметический блок соответственно значения -bj, и У .s,-( окончании операции умножения произведение суммируется с полученным ранее результатом. В итоге на информационном выходе арифметического блока сформировано значение выходного результата первого элементарного фильтра ,,,, .,Ч1Уим,,1Ч Полученное значение вдвое меньше истинного, поэтому информация с выхода арифметического блока 2 поступает на блок б умножения на два. Так как информация представлена в двоичном коде, то умножение на два равносильно сдвигу на один разряд. Блок умножения на два сдвигает код Уи, на один разряД| влево и формирует на выходе истинное значение УИ 2у{,у . Следует отметить, что если длядальнейшей работы цифрового фильтра нет необходимости использовать значение У| , то функции блока умножения на два можно реализовать схемным путем, т.е. непосредственной запайкой со сдвигом выхода арифметического блока ко всем необходимом блокам устройства. По сигналу с блока 4 управления мультиплексор 3 подключает выход блока умножения на два ко второму информационному входу арифметического блока, на первый информационный вход которого поступает код очередного коэффициента д. Это первый из коэффициентов следующего, второго, элементарного фильтра. Согласно алгорит,му фильтрации его необходимо умножить на значение входного сигнала второго элементарного фильтра x gТак как цифровой фильтр в целом реализован каскадно, то входиым сигналом для последующего элементарного фильтра является выхсшной сигнал предыдущего, т.е. х„д уц,, ,4 УИН, и-1,а. Уп-а, С учетом этого работа устройства при реализации последующих элементарных фильтров аналогична описанной работе первого звена, за исключением номеров ячеек первого и второго блоков памяти. Каждо иу элементарному фильтру отведено пять ячеек хранения коэффициентов в первом блоке памяти (go,f 3, 92,-) ) и две ячейки во втором блоке п мяти для хранения значений выходног сигнала, задержанных соответственно на один и на два периода дискретиза 1ии (УИ,Н f yyi-2,-i работы филь тра необходимо запоминать значения входного сигнала, поступающего.на вход устройства в целом, поэтому во втором блоке памяти отведены две ячейки для хранения значений х. х, 4 .-f Работа последнего (L-ro) элементарного фильтра отличается от работы всех предыдущих тем, что выходной сигнал этого фильтра является выходным сигнгшом всего устройства в целом и не исполь зуется в данном устройстве в качестве -входного для дальнейшей обработ ки, но необходим для дальнейшего функционирования самого L-ro элементарного фильтра. Поэтому на второй половине алгоритма его работы нужно в ячейку второго блока памяти, в которой находилось значение Уу,,ц, записать полученное значение Уу,,ь значение Уу,-1,ь переписать в ячейку, в которой находилось значение y,. Ь В результате работы L-ro элементарного фильтра по первой половине алгоритма, которая не отличается от работы всех предыдущих звеньев, в арифметическом блоке 2 сформирована сумма 0.M,.b .Ь Sl,U и-1 ,u По сигналу блока 4 управления на пер вый информационный вход арифметичес го блока 2 поступает код коэффициента -b,L, а с выхода второго блока 5 памяти через мультиплексор 3 значение Уц-,и В процессе их перем ножения y,,i последовательно заносится в буферный регистр второго бл ка 5 памяти. Произведение суммирует ся с предьщущим результатом: 2o,,u ii. Vl-,,,.следующих ячеек первого и второг блоков памяти на информационные вхо арифметического блока 2 поступают соответственно значения и yvi-i, После их занесения в регистры арифметического блока по сигналу с блок управления происходит запись находя щегося в буферном регистре блока значения У).ц в ячейку на место Уи-2 L ° окончании операции умно5Кенйя произведение суммируется с полученным ранее результатом. В ито ге на информационном выходе арифметического блока сформировано значен выходного результата последнего, Lго элементарного фильтра, которое является выходным результатом всего фильтра в целом. V..,u,,,,,.Ovi-i..uV-a.b Этот код поступает на блок б умножения на Два, где производится его сдвиг влево на один разряд. Таким образом, на выходе блока умножения на два получен код истинного значения выходного результата Уу,( Уу,. По сигналам с блока управления этот код одновременно переписывается в ячейку второго блока памяти на место УИНЬ выходной регистр 7, сменяя находившееся там предыдущее- значение выходного результата у . На этом цикл работы устройства завершен. На следующем цикле ведется обработка следующего значения входного сигнсша х. и полученный результат Уя4.-1 поступает на выходной регистр 7, сменяя предыдущее значение У| . Таким образом, происходит непрерывная работа цифрового фильтра, в результате которой входная последовательность Х)/,, п 0,1,2,... преобразуется в выходную последовательность у,, п 0,1,2,.... Для построения цифрового фильтра, составленного из L последовательно соединенных элементарных фильтров второго порядка объем первого блока памяти должен состоять из пяти L ячеек, а объем второго блока памяти из (2L+2) ячеек. Таким Образом, использование новых элементов:блока умножения на два, выходного регистра, блока программного управления, блока сопряже:1Ия, связанных соответствующими связями, выгодно отличает предлагаемый программно-управляемый цифровой фильтр от известного при регшизации. с фиксированной запятой, так как увеличивается максимальный динамический диапазон сигнала в цифровом фильтре, а следовательно, соотношение сигналшум также. В связи с этим изобретение может найти широкое применение в системах, работающих с большим уровнем шума. Формула изобретения 1. Программно-управляемый цифровой фильтр, содержащий два блока памяти, арифметический блок, мультиплексор и блок управления, первый, второй, третий и четвертый выходы которого соединены с управляющими соответственно первого блока памяти, второго блока памяти, арифметического блока и мультиплексора, первый вход которого является входом фильтра, а выход мультиплексора подключен ко второму входу арифметического блока, третий вход которого соединен с выходом первого блока памяти, первый выход арифметического блока подключен к первому входу второго блока памяти, отличаюц и и с я тем, что, с целью расошремпя динамического диапазона сигнала, в него введены блок задания коэффициента, блок сопряжения, выходной регистр, блок умножения на два, выход которого соединен со входом выходного регистра, вторым входом второго блока папяти и вторлм входом мультиплексора, третий вход которого подклочен к выходу второго блока памяти/ выход блока задания коэффициентов подключен к первому входу блок сопряжения, выход которого соединен tco входом первого блока памяти, второй выход арифметического блока подключен ко входу блока умножения на два, причем третий выход блока управления соединен с управляющим входом блока сопряжения, а шестой выход блока управления подключен к управляющеког входу выходного регистра, выход которого является выходом фильтра

2. Фильтр по п. 1, отличающийся тем, что блок управления содержит микропрограммную память, генератор, RS-триггер, формирователь импульсов, последовательно соединенные регистр и дешифратор, выходы которого соединены с адресным входом микропрограммной памяти, выходы которой являются соответственно первым, вторым, третьим, четвертым, пятым и шестым выходами блока, выход останова микропрограммной памяти со входом формирователя импульсов, выход которого соединен с первым входом RS-триггера,выход которого соеднен со входом генератора, выход которого подключен к управляющему входу микропрограммной памяти, а второй вход RS-триггера является входом запуска блока.

Источники информации, принятые во внимание при экспертизе

1.Патент США 3714402,

.кл. G Об F 15/34, опублик, 1973.

2.Рабинер Л., Гоулд Б. Теория и применение цифровой обработки сигнаМир

1978 (прототип).

лов . М.,

ue.f