Цифровой измеритель временных интервалов Советский патент 1989 года по МПК G04F10/04 

ел to

О)

со

Изобретение относится к измерительной и вычислительной технике и может быть использовано в радионавигации, радиолокации. Целью изобретения является расширение диапазона измерений и повышение точности измерения временных интервалов. Цифровой измеритель временных интервалов содержит многотактовый генератор 1 эталонной частоты, управляющие триггеры 2 и 3, элемент 6 блокировки, блоки 9 и 10 памяти, блок 18 управления, сумматор 21, элемент И 26, счетчик 32 импульсов. В измеритель введены элемент ИЛИ 35, счетчик 41, два D-триггера 44 и 51. Введение новых элементов и возникновение новых связей между всеми элементами измерителя позволяют достичь цель изобретения. Измеритель имеет встроенную схему блокировки, что исключает ложное срабатываение счетчика при переходных процессах в сумматоре. 5 ил.

N)

Изобретение относится к измерительной и вычислительной технике, может быть использовано в радионавигации, радиолокации и в физических экспериментах и является усовершенствованием измерителя по авт. св. № 739569.

Целью изобретения является расширение диапазона измерений и повышение точности измерения временных интервалов.

На фиг. 1 приведена функциоиаль- ная схема цифрового измерителя временных интервалов; на фиг. 2 - функциональная схема блока памяти; на фиг. 3 - функциональная схема сумматора; на фиг. 4 - функциональная схема блока управления; на фиг. 5 - временные диаграммы, пояснякицие работу устройства на примере использования восьмитактного () генератора эталонной частоты.

Цифровой измеритель временных интервалов содержит многотактный генератор 1 эталонной частоты, управляющие триггеры 2 и 3, входы 4 и 5 установки которых соединеиы с выходом элемента 6 блокировки и входами 7 и 8 установки блоков 9 и 10 памяти. Входы 11 и 12 блоков 9 и 10 соединены с выходами многотактного. генератора 1 эталонной частоты, а входы 13 и 14 разрешения блоков 9 и 10 соединены с выходами управляющих триггеров 2 и 3 соответственно. Выходы 15 и 16 блоков 9 и 10 памяти соединены с входами 17 блока 18 управления, а выходы 19 и 20 блоков 9 и 10 соедииеиы с входаю слагаемых сумматора 21.

Выход 22 переноса сумматора 21 соединен с входом 23 блока 18 управления, а его выходы 24 соединены с входами 25 элемента И 26. Выходы элемента И 26 являются выходами 27 устройства. Выходы 28 и 29 блока 18 управления соедииены соответственно с входом 30 элемента И 26 и счетным входом 31 счетчика 32, вход 33 уста- иовки которого соедииен с выходом .элемента 6 блокировки. Вход 34 элемента ИЛИ 35 соединен с выходом 16 блока 10 памяти, а вход 36 элемента ИЛИ 35 и вход 37 блока 18 управления соединены с одним из выходов миого- тактного генератора 1 эталонной частоты. Вход 38 установки, счетный вход 39 и вход 40 управления счетчика 41 соединены соответственно с выходом элемента 6 блокировки, выходом 42 элемента ИЛИ 35 и выходом 43 D-триггера 44. Выход 45 счетчика 41 соединен с входом 46 D-триггера 44 и входом 47 блока 18 управления. Вход 48 блока 18 управления и входы 49 и 50 установки D-триггеров 51 и 44

соединены с выходом элемента 6 блокировки, а выход 52 блока 18 управления соединен с входом 53 D-триггера 51, вход 54 которого соединен с выходом упранлякядего триггера 2, а выход 55

5 D-триггера 51 соедииен с входом 56 .блока 18 управления. Вход 57 1 -три1- гера 44 соединен с выходом второго управля1эщего триггера 3.

Цифровой измеритель временных ин0 тервалов работает следующим образом.

Перед измерением на вход элемента 6 блокировки подается сигнал Пуск. Триггеры 2, 3, 51 и 44, блоки 9 и 10 памяти, блок 18 управлеиия

5 и счетчики 32 и 41 устанавливаются в исходное состояние, при этом блоки 9 и 10 памяти нечувствительны к сигналам генератора 1.

При поступлении сигнала Старт

-. начала измеряемого интервала Т уп- равля1С)1Ций триггер 2 меняет свое состояние и разрешает работу блока 9 памяти и триггера 51. Блок 9 памяти запоминает количество импульсов тактовых последовательностей Р( .. .F ;.. .F,,

после чего блок памяти становится нечувствительным к сигналам многотактного генератора 1. Ыа выходах 19 появляется двоичный код, соответст- вухяций интервалу 104. Последовательность Р с многотактного генератора 1 поступает на вход 61 элемента 2 ИЛИ-И 58 блока 18 управления, а с выхода 62 элемента 2ИЛИ-И 58 - на ., вход 63 трехвходового элемента ИЛИ 59 блока 18 управления и вход 53 D- триггера 51.

Триггер 51 срабатывает от первого импульса последовательности и разрешает прохождение импульсов (начиная с второго) основной последовательности F, через трехвходовой элемент ИЛИ 59 блока 18 управления на счетный вход счетчика 32.

Проход сигнала Стоп конца намеряемого интервала Т (г. 5) приво- днт к изменению состойния управляющего триггера 3, который разрешает

51

работу блока 10 памяти и элемента ИЛИ 35.

Блок 10 памяти запоминает количество импульсов последовательности F. . .F,.. .F от момента прихода сигнала Стоп до ближайшего импульса последовательности F , после чего блок 10 памяти становится нечувствительным к сигналам генератора 1.

На выходах 20 блока 10 памяти появляется двоичный код, соответствующий интервалу от ближайшего импульса последовательности F, , предшествующего сигналу Стоп до момента появ- ления сигнала Стоп (интервал т, фиг. 5). Одновременно с этим сигнал с выхода 16 блока 10 памяти поступает на вход 64 элемента 2ИЛИ-И 58 блока 18 управления и запрещает дальней шее прохождение сигналов последовательности F( на счетчик 32,

С выходов 19 и 20 блоков 9 и 10 памяти информация в виде двоичных чисел, соответствующих начально1.1у т и конечному ш интервалам (фиг. 5), поступает на входы сумматора 21, с выходов 24 которого информация поступает на выходы 27 устройства.

Так как сумма п + nig может быть больше п, то в сум1-1аторе 21 возникает сигнал признака переноса, который с выхода 22 поступает на вход 65 элемента И 60 блока 18 управления.

Ложное срабатывание счетчика 32 от импульсов, возникающих во время переходных процессов в сумматоре 21, исключается путем блокировки сигнала переноса. Сигнал с выхода 16 блока 10 памяти, поступая на вход 34 элемен- та ИЛИ 35, разрешает прохождение импульсов последовательности F во второй счетчик 41, По прошествии достаточного чнсла тактов последовательности F, обеспечивающих требуе- мую задержку с выхода 45 счетчика 41, на вход элемента И 60 поступает импульс н при наличии признака переноса на его входе 65 и на выходе 66 фор1-1ируется импульс переноса в счет- чик 32. При этом показание счетчика увеличивается на единицу.

Одновременно с этим импульс с выхода 45 счетчика 41, воздействуя на вход 46, изменяет состояние триггера 44 и счетчик 41 становится нечувствительным к воздействию импульсов на счетном входе 39.

196

При измерении малых временных интервалов длительностью Т Т за время действия интервала Т, в счетчик 32 не должны проходить импульс последовательности F и импульс переноса, что осуществляется блокировкой трех- входового элемента ИЛИ 59 блока 18 управления сигналом с выхода 55 D-триггера 51,

На выходы 27 устройства при этом в двоичном коде поступают сигналы

tm, + nij, если m, + m, + nij - n, если m, + u. Длительность ннтервала Т,, измеряемая по показаниям счетчика и выходам 27 устройства, равна

5 0

5

О

О З 0

j

N,

N,

Т + (T/n),

5

и с - г Предлагаемый цифровой измеритель временных интервалов по сравнению с известным позволит расширить пределы измерения и при однократном измерении определить длительность временного интервала Т,Т/п, меньше периода эталонной частоты. При этом логические запоминающие элементы работают на частоте не Bbmie эталонной.

Кроме того, измеритель имеет встроенную схему блокировки переноса, ключающую ложное срабатывание счетчика при переходных процессах в сумматоре.

Формула изобретения

Цифровой измеритель временных интервалов по авт.св. № 739569, отличающийся тем, что, с целью расширения диапазона измерения н повышения точности нзмерения временных интервалов, в него введены два , D-триггера, второй -счетчик и элемент ИЛИ, причем первый вход элемента ИЛИ и пятый вход блока управления соединены с одним из вь1ходов многотактного генератора эталонной частоты, второй вход элемента ИЛИ соединен с одним из выходов первой группы второго блока памяти, вход установки, счетный вход и вход управления второго счетчика соединены соответственно с выходом элемента блокнровки, выходом элемента ИЛИ и неинвертирующим выходом первого D-триггера, D-вход которого соединен с выходом второго уп- равлякицего триггера, С-вход первого D-триггера и шестой вход блока управления соединены с выходом второго счетчика, R-входы первого и второго D-триггеров объединены и соединены с выходом элемента блокировки, D- и С-входы второго D-триггера соединены соответственно с выходом первого управляющего триггера и с третьим выходом блока управления, седьмой вход которого соединен с инвертирующим выходом второго D-триггера.

J7

r-l/71 I I

I I :

55

23

6-5

51

Ь2 67

55

99

6S

«.