Устройство контроля ошибок многоканальной аппаратуры магнитной записи Советский патент 1989 года по МПК G11B27/36 

22

СП

ю

;& го

00

ел

его и четвертого пиверторов 8 и 9, трлггера 18, а также последовательно включенных второго буферного регистра 16 воспроизведения, блока 22 сумматоров, periicTiia 23 ошибок, блока 24 стробирования, блока 25 счетчиков канальных ошибок и коммутатора 26; введение в блок 19 суммарного выделения ошибок третьего сдвигового регистра 28, второго 29 и третьего 30 сумматоров и элемента 31 строби- роваиия, а также соответствующих связей меж11;у элементами позволяет осуществить поразрядное сравнение каждого воспроизведенного столбцафрагмента записанной в многоканальном блоке 1 магнитной записи тестовой последовательностис соответствующим эталонным контрольным фрагментом, формируем1.1м поэлементно и синхронно с воспроизводимой последовательностью псевдослучайных сигналов в процессе суммарного контроля ошибок всех каналов. Одновременный контроль ошибок каждого канала и суммарных ошибок и их индикация позволяют уменьшить погрешность результата допускового контроля многоканальной аппаратуры магнитной записи и сократить время контроля, 1 ил.

Изобретение относится к приборостроению, а именно к технике магнитной записи, и может использоваться во встроенных средствах контроля многоканальной аппаратуры цифровой магнитной записи. Цель изобретения - уменьшение погрешности допускового контроля ошибок многоканальной аппаратуры магнитной записи и сокращение времени контроля. Введение третьего и четвертого инверторов 8 и 9, триггера 18, а также последовательно включенных второго буферного регистра 14 воспроизведения, блока 22 сумматоров, регистра 23 ошибок, блока 24 стробирования, блока 25 счетчиков канальных ошибок и коммутатор 26, введение в блок 19 суммарного выделения ошибок третьего сдвигового регистра 28, второго 29 и третьего 30 сумматоров и элемента 31 стробирования, а также соответствующих связей между элементами позволяет осуществить поразрядное сравнение каждого воспроизведенного столбца-фрагмента записанной в многокональном блоке 1 магнитной записи тестовой последовательности с соответствующим эталонным контрольным фрагментом, формируемым поэлементно и синхронно с воспроизводимой последовательностью псевдослучайных сигналов в процессе суммарного контроля ошибок всех каналов. Одновременный контроль ошибок каждого канала и суммарных ошибок и их индикация позволяют уменьшить погрешность результата допускового контроля многоканальной аппаратуры магнитной записи и сократить время контроля. 1 ил.

Изобретение относится к приборостроению, а именно к технике магнитной записи, и может быть использовано во встроенных.средствах контроля многоканальной аппаратуры цифровой магнитной записи.

Цель изобретения - уменьшение погрешности результата допускового контроля ошибок многоканальной аппара- турь магнитной записи и сокращение времени контроля.

На чертеже изображена структур- I нал схема предлагаемого устройства. Устройство содержит многоканаль- i HLrft блок 1 магнитной записи, такто- I BbDi генератор 2, формирователь 3 ко- I да5 первый 4 и второй 5 сдвиговые регистры, первый 6, второй 7, тре- : тий 8 и четвертый 9 инверторы, пер- вый 10 и второй 11 делители частоты, буферный регистр 12 записи, первый 13 и второй l4 буферные регистры в-оспроизведения, фазовый детектор 15 : фильтр 16 н гжних частот, управляемый J напряжением геператор 17, триггер 18 блок 19 суммарного вьщеления ошибок, счетчик 20 суммарных ошибок, блок 21 индикации, блок 22 сумматоров,.регистр 23 ошибок, блок 24 стробирования, блок 25 счетчиков канальных оши бок и коммутатор 26,

Елок 19 суммарного выделения ошибок включает в себя узел 27 пуска, третий сдвиговый регистр 28, первьй 29 и второй 30 сумматоры (по модулю два) и элемент 31 стробирования.

Выход тактового генератора 2 подключен к тактовому входу первого сдвигового регистра 4 и к его инфор5

5

5

о

5

мационному входу через формирователь 3 Кода, а через последовательно соединенные первый инвертор 6 и первый делитель частоты 10 - к входу управления параллельным вводом информации буферного регистра 12 записи, включенного между выходами разрядов первого сдвигового регистра 4 и информационными входами многоканального блока 1 магнитной записи, вход синхросигнала записи которого подключен через второй инвертор 7 к выходу первого делителя 10 частоты, а выход синхросигнала воспроизведения - к первому входу фазового детектора 15 и к входу управления параллельным вводом информации первого буферного регистра 13 воспроизведения, входы разрядов которого подключены к информационным выходам воспроизведения многоканального блока 1 магнитной записи, а выходы разрядов - к входам разрядов второго сдвигового регистра 5 и к входам разрядов второго буферного регистра 14 воспроизведения. Выход фазового детектора 15 через фильтр 16 нижних частот соединен с входом управляемого напряжением генератора 17, выходом связанного с тактовым входом второго сдвигового регистра 5, с входом второго делителя 11 частоты и с первым тактовьм входом блока 19 суммарного выделения ошибок, а с его вторым тактовым входом и с тактовым входом триггера 18 - через третий инвертор 8,

Выход старшего разряда второго делителя 11 частоты соединен с вторым входом фазового детектора 15 и через

четвертый инвертор 9 - с входом управления параллельным вводом информации второго буферного регистра 14 воспроизведения и с входом стробирова- ния блока 24 стробирования.

Выход импульса переноса второго делителя 11 частоты соединен с входом управления параллельным в водом информации регистра 23 ошибок и с уп- равляюпщм входом второго сдвигового регистра 5, выход которого соединен с информационным входом триггера 18, выходом связанного с информационным входом блока 19 сумь1арного выделения ошибок.

Выходы разрядов второго буферного регистра 14 воспроизведения соединены с первыми входами сумматоров (по

5 дении и помехоустойчивое канальное кодирование в соответствии с выбранным способом записи. Система воспроизведения блока 1 осуществляет коррекцию и формирование сигналов

модулю два) блока 22 сумматоров, при- 20 воспроизведения, синхросигнала.

чем второй вход первого из этих сумматоров и вторые входы остальных сумматоров блока 22 подключены соответственно к выходу первого сумматора 30 блока 19 суммарного выделения оши- 25 довательности столбцов (в параллель- бок и к выходам разрядов третьего ном коде) с сопровождающим каждый сдвигового регистра 28 этого блока. столбец синхроимпульсом. В таком же

Выходы блока 22 сумматоров связаны с входами разрядов регистра 23 ошибок, выходы которого соединены с сиг- Q число каналов воспроизведения равно нальными входами блока 24 стробиро- числу каналов записи, т.е. восьми, вания, выходами подключенного к счет- Формирователь 3 кода формирует тесным входам счетчиков блока 25 счетчи- товый сигнал в виде псевдослучайной

временное выравнивание строки, а также об}1аружение и исправление ошибок. Информационные сигналы записи поступают на вход блока 1 в виде послевиде формируются сигналы воспроизведения на выходе блока 1, при этом

ков канальных ошибок, выходы разрядов которого соединены с соответствующими первыми группами входов коммутатора 26, вторая группа входов ,которого подключена к выходам разрядов счетчика 20 суммарных ошибок, а выходы коммутатора связаны с входами блока 21 индикации.

В блоке 19 суммарного выделения ошибок первый тактовьй вход соединен с входом синхронизации узла 27 пуска и с входом стробирования элемента 31 стробирования, выход которого, являющийся выходом блока 19, подключен к счетному входу счетчика 20 суммарных ошибок. Второй тактовый вход блока 19 соединен с тактовым входом третьего сдвигового регистра 28, информационный вход которого связан с выходом узла .27 пуска, а выходы двух соответствующих разрядов - с входами первого сумматора 29,

Выход сумматора 29 подключен к первому сигнальному входу узла 27 пуска и к первому входу второго сумматора 30, второй вход которого

и второй сигнатитный вход узла 27 пуска соединены с иш юрмационным входом блока 19, а выход второго сумма-j тора 30 подключен к сигнальному входу элемента 31 стробирования.

Многоканальньш блок 1 магнитной записи содержит входную систему параллельной записи (например, число

:аналов и, соответственно, дорожек записи равно восьми), осуп;ествлягощую введение в информационый сигнал каж;л,о- го канала специальных маркеров для устранения перекоса при воспроизведении и помехоустойчивое канальное кодирование в соответствии с выбранным способом записи. Система воспроизведения блока 1 осуществляет коррекцию и формирование сигналов

воспроизведения, синхросигнала.

довательности столбцов (в параллель- ном коде) с сопровождающим каждый столбец синхроимпульсом. В таком же

временное выравнивание строки, а также об}1аружение и исправление ошибок. Информационные сигналы записи поступают на вход блока 1 в виде послечисло каналов воспроизведения равно числу каналов записи, т.е. восьми, Формирователь 3 кода формирует тестовый сигнал в виде псевдослучайной

виде формируются сигналы воспроизведения на выходе блока 1, при этом

5

0

5

последовательности символов и содержит (для 8-канальной системы) 11 - разрядный сдвиговый регистр, выходы 9-го и 11-го разрядов которого соединены через сумматор по модулю два с информационньм входом регистра, при этом тактовьш вход и выход этого регистра являются соответственно входом и выходом формирователя. Регистры 4, 5, 12, 13, 14 и 23 - 8-разрядные, а регистр 28 - 11-разрядньм (так как он должен соответствовать кодообразующему сдвиговому регистру формирователя 3 кода). Делители 10 и 11 частоты имеют коэффициент деления, соответствующ1ш числу каналов блока 1, в данном примере равный восьми).

Узел 27 пуска может быть выполнен, например, содержащим последовательно включенные кнопку (эти элементы на структурной схеме не раскрыты и не обозначены), два триггера, выход второго соединен с управляющим входом электронного коммутатора, выход и первый и второй входы которого яв0

ргяются соответственно выходом, пер- 1в1,1м н вторьгм сигнальными вxoдa я уэ- iJta 27 пуска. Выход кнопки соединен 1C установочным входом первого- триггера, а тактирукяций вход второго триг- Irepa является входом синхронизации |узла 27 пуска. При наличии управля- |щего.сигнала на выходе второго триг- ера электронньй коммутатор пропуска- т Jin выход узла 27 пуска сигнал с торого входа этого у зла. При отжа- ой кнопке на информационный .вход ретьего сдвигового регистра 28 по- тупает выходной сигнал первого сум- laTopa 29 (реж}гм формирования конт- олыюй тестовой последовательности). . Элемент 31 стробирования - элемент с вторым инверсным входом (входом тробирования), Блок 21 может содер- кать цифровые индикаторы или может ыть выполнен на светодиодах, с ин- ,икацией ошибок соответственно в де- ятичном или в двоичном коде.

Блок 24 стробирования состоит из осьми элементов .И, вторые входы ко- орых объединены ii соединены с вхо- ;ом стробирования этого блока.

Бло к 25 содержит восемь счетчиков анальных ошибок, а коммутатор 26 редставляет собой переключатель, ко- орый поочередно может подключать к ходам блока 21 индикации выходы раз- ядов счетчика 20 суммарных ошибок ши счетчиков блока 25 канальных ошиiOK .

Устройство работает следующим об- .

I Формирователь 3 кода формирует ij-ecTOBfatfi сигнал ,в виде псевдослучай- последовательности символов, ко- орая последовательно вводится в пер- ый сдвиговый регистр 4 с частотой актового генератора 2 (например, с Частотой 8 МГц). Сигналы тактового г енератора 2, управляемого напряже- генератора 17, а также синхро- с1игналы записи и воспроизведения име- KJT форму импульсного напряжения ме- 4ндр.

Запись выходного сигнала формиро- Е|ателя 3 кода в первый сдвиговый ре- г|истр 4 осуществляется по положитель- к|ому фронту импульсов тактового гене- FJaTopa 2. По этому же фронту осущест- Е ляется сдвиг информации в кодообра- зующем регистре формирователя 3 и Из-за задержки его срабатывания зна- ч|ение нового бита на его выходе по

является после того, как уже произошла запись предыдущего бита в первый сдвиговый регистр 4. , Через каждые восемь тактов выходного сигнала тактового генератора 2 на выходе первого делителя 10 частоты формируется положительный перепад напряжения, который осуществляет параллельную запись всех восьми разрядов первого сдвигового регистра 4 в буферный регистр 12 записи, с задержкой на полтакта после очередного сдвига информации в регистре 4. Таким образом в буферном регистре 12 записи формируется столбец записи, т.е. параллельный код (фрагмент) тестовой информации, который и записывается на носитель магнитной записи (не показан) в многоканальном блоке 1 магнитной записи соответственно по восьми дорожкам.

Ввод столбца на запись осуществляется по синхроимпульсу записи с задержкой на полпериода относительно записи в буферный регистр 12 содержимого первого сдвигового регистра 4, Эту задержку обеспечивает второй инвертор 7, Частота следова- пня синхроимпульсов записи составляет 1 МГц.

Структура каждого столбца записи представляет собой 8-разрядный фраг- мент псевдослучайной последовательности, а сигнал, записываемый на каждую дорожку носителя, также является псевдослучайным, но его закон кодооб- разования отличен от первичного тестового сигнала. Таким образом, поле контрольных данных, записанных на носителе (магнитной ленте), педставляет собой размещение псевдослучайного сигнала как вдоль ленты (по строкам), так и поперек ее (по столбцам), что наиболее полно соответсвует реальным УСЛОВИЯМ работы многоканальной аппаратуры цифровой магнитной записи.

Воспроизведенный столбец с помощью св оего синхроимпульса воспроизведения (по его положительному фронту) записывается в первый буферный регистр 13 воспроизведения, а синхросигнал (последовательность синхроимпульсов) воспроизведения с частотой 1 МГц поступает также на первый вход фазового детектора 15, которьш вместе с фильтром 16 нижних частот, управляемым напряжением генератором 17 и вторым делителем 11 частоты образуют.умножитель частоты с фазовой автоподстройкой. Частота сигнала на выходе генератора 17 составляет 8 МГц и равна частоте тактового генератора 2, а частота сигнала на выходе делителя 11 частоты (на выходе его старшего разряда и на выходе импульса переноса) составляет 1 МГц.

Параллельная запись содержимого первого буферного регистра 13 воспроизведения во второй сдвиговый регистр 5 производится с задержкой относительно положительных фронтов выходного сигнала второго делителя 11 частоты и синхросигнала воспроизведения, превышающий величину фазового рассогласования между этими фронтами, и с привязкой к положительнь м фронтам выходного высокочастотного (8 МГц) сигнала генератора 17, Задержка обеспечивается использованием импульса переноса второго делителя 11 частоты. Этот импульс имеет длительность в полпериода входного сигнала делителя 11 и его спад (задний отрицательный фронт) формирует;-; по положительному фронту входного импульса делителя. При коэффициенте деления, кратном двум,- спад импульса переноса совпадает с отрицательньп-- перепадом уровней выходного сигнала последнего разряда делителя 11 и импульс переноса располагается посередине между положительными перепадами выходного сигнала этого делителя. При этом параллельная запись информации во второй сдвиговый регистр производится с задержкой примерно на полпериода следования синхроимпульсов воспроизведения относительно их положительных фронтов. Импульс переноса включает режим параллельного ввода информации в регистр 5 и перекры-. вает (примерно на 20-30 не) соответствующий положительный перепад уровней выходного сигнала управляемого напряжением генератора 17, в момент появления которого на тактовом входе сдвигового регистра 5 и происходит запись в этот регистр.

В отсутствие импульса переноса на управляющем входе второго сдвигового регистра 5 .этот регистр работает в режиме последовательного сдвига по положительным фронтам выходного сигнала генератора 17, при этом из столбцов символов формируется исходная

s

5

0

5

0

5

0

5

псевдослучайная последователь юсть информации.

Выходная информация второго сдвигового регистра 5 перезаписывается через полтакта в триггер 18 проинвер- тированным в третьем инвер7сре 8 тактовым сигналом генератора 17, а затем поступает в блок 19 суммарного вьщеления опшбок, В этом блоке производится поэлементное сравнение битов воспроизведенной псевдослучайной последовательности с контрольной псевдослучайной последовательностью, формируемой третьим сдвиговым регистром 28 и первым сумматором 29, Сравнение осуществляется по модулю два во втором сумматоре, выходной сигнал которого стробируется второй полуволной тактового сигнала на элементе 31, с выхода которого на счетньп вход счетчика 20 суммарных ошибок поступают импульсы ошибок.

Перед началом контроля формирователь контрольной псевдослучайной последовательности (регистр 28 и сумматор 29) необходимо ввести в синхронизм с воспроизводдаюй последовательностью.

Для выполнения этого ручным способом (оператороьО с помощью узла 27 пуска на информационный вход третьего сдвигового регистра 28 некоторое время подается (эта связь показана пунктиром на изображе1П{и элемента 27 на структурной схеме) воспроизводимый сигнал (с выхода триггера 18) до того , пока не пере - танет формироваться поток на выходе блока 19 суммарного вьщеления ошибок, что происходит после полного заполнения сдвигового регистра 28 воспроизводимой информацией. Переключение входного информационного сигнала регистра 28 производится посередине между моментами сдвига информации в нем. После ввода блока 19 в синхронизм счетчик 20 суммарнь х ошибок и счетчики канальных ошибок блока 25 обнуляются и устройство готово к режиму контроля ошибок,

В середине интервала между моментами ввода воспроизведенной информации в первый буферньпЧ регистр. 13 воспроизведения его содержимое перезаписывается во второй буферный регистр 14 воспроизведения, выходная информация которого, т.е. данный столбец поразрядно (поканально), сравнивается

no Ho/iyjiio два в блоке 22 сумматоров с ссответствующим контрольным столбцом. Этот столбец к моменту формиро- паипя выходного лмпульса переноса второго делителя частоты 11 полность формируется в .третьем сдвпговом регистре 28 с учетом того, что первый бит этого столбца будет находится на выходе cy fмaтopa 29, т.е. на информационном входе этого регистра. К этому моменту на вход управления параллельным вводом информации регистра 23 ошибок поступает импульс переноса с делителя 11, по переднему фронту которого выходные сигналы оши бок блока 22 сумматоров записываются в регистр 23.

Фор - ированне импульсов канальных ошибок осуществляется в блоке 24 стробированием сигналов ошибок второй полуволной выходного сигнала старшего разряда второго делителя 11 частоты, Импульсь) канальных ошибок подсчитываются соответствующими счетчиками блока 25,

После завершения процесса контроля его результат (суммарная достоверность) определяется по счетчику 20 суммарных ошибок и ргидикатору 21 , а достоверность запггси-воспроизве- денр я по отдельным каналам (дорожкам) производится поочередным подключением коммутатора 26 к входам блока 21 индикации выходов счетчи- . ков канальных ошибок блока 25,

Уменьшениа погрешности допуско- вого контроля ошибок многоканальной аппаратуры магнитной записи достигается в результате осуществления поразрядного (поканального) сравнения кшздого воспроизводимого столбца- фрагмента записанной тестовой последовательности с соответствующим эталонным фрагментом контрольной псевдослучайной последовательности, формируемой поэлементно и синхронно с воспроизводимой последова тельность в процессе суммарного (ошибо.к всех каналов) контроля ошибок.

Одновременный контроль суммарной и поканальной достоверности позволяет также сократить время контроля в процессе выполнения настроечных, ремонтных 1ти регламентных работ с аппаратурой магнитной записи, так как в случае получения неудовлетворительных результатов по суммарной достоверности предлагаемое устройство по1529285

2

0

5

0

5

0

5

0

5

0

5

зволяет сразу определить канал с низкой достоверностью, без проведения дополнительных трудоемких циклов повторного контроля ошибок отдельных г(аналов аппаратуры.

Формула изобретения

Устройство контроля ошибок многоканальной аппаратуры магнитной записи, содержащее многоканальный блок магнитной записи, тактовый генератор, выходом соединенный с входом формирователя кодов, с тактовым входом первого сдвигового регистра и через первый инвертор с входом первого делителя частоты, буферный регистр записи, включенный между выходами разрядов первого сдвигового регистра, информационным входом соединенного с выходом формирователя кодов, и информационными входами многоканального блока магнитной записи, вход синхросигнала записи которого через второй инвертор связан с выходом первого делителя частоты, соединенного также с входом управления параплельным вводом информации буферного регистра записи, буферный регистр воспроизведения, включенный между информационными вь ходами воспроизведения многоканального блока магнитной записи и входами разрядов второго сдвигового регистра, последовательно соединенные фазовый детектор, первый вход которого связан с выходом синхросигнала воспроизведения многоканального блока маг- -нитной записи и с входом управления параллельным вводом информации буферного регистра воспроизведения, фильтр нижних частот, управляемый напряжением генератор и второй делитель частоты, выход последнего разряда которого соединен с вторым входом зового детектора, а выход импульса переноса - с управляющим входом второго сдвигового регистра, тактовьй вход которого связан с выходом управляемого напряжением генератора и с тактовым входом блока суммарного выделения ошибок, выходом соединенного с входом счетчика cyMMapHbLx ошибок, и блок индикации, отличающее- с я тем, что, с целью уменьшения погрешности результата допускового контроля ошибок многоканальной аппаратуры магнитной записи и со.кращения времени контроля, в него введены третий и четвертый инверторы, триггер, включенный между выходом второго сдвигового регистра и информационным входом блока суммарного вьщеления ошибок, второй тактовый вход которого и тактовый вход триггера через третий инвертор подключены к выходу управляемого напряжением генератора, а также последовательно включенный второй буферный регистр воспроизведения, блок сумматоров, регистр ошибок, вход управления параллельным вводом информации которого связан с выходом импульса переноса второго делителя частоты, блок стробирования, вход стробирова- ния которого, а также вход управления параллельным вводом информации второго буферного регистра воспроизведения подключены через четвертый инвертор к выходу последнего разряда второго делителя частоты, блок

10

15

20

.ка суммарных ошибок, при этом блок суммарного вьщеления ошибок содержит третий сдвиговый регистр, инфо мационным входом подключенный к вы ходу узла пуска, тактовым входом второму тактовому входу блока сумм ного выделения ошибок, а выходами двух соответствующигх разрядов - к входам первого сумматора. выход ко рого соединен с первыми входами уз пуска и второго сумматора, второй вход которого связан с вторым вход узла пуска и е информационным вхо- дом.блока суммарного вьщеления ошибо выход -с сигнальным входом элемента стробирования,вход стробирования ко рого соединен с входом синхронизации ла пуска и с первым тактовым входом б ка суммарного выделения ошибок, вы ходом которого является выход элемента стробирования, причем вторые входы сумматоров блока сумматоров соединены соответственно с выходом

счетчиков канальных ошибок и коммута- 25 первого сумматора блока выделения

тор, выходами соединенньй с входами блока индикации, а второй группой входов - с выходами разрядов счетчи

.ка суммарных ошибок, при этом блок суммарного вьщеления ошибок содержит третий сдвиговый регистр, информационным входом подключенный к выходу узла пуска, тактовым входом к второму тактовому входу блока суммарного выделения ошибок, а выходами двух соответствующигх разрядов - к входам первого сумматора. выход которого соединен с первыми входами узла пуска и второго сумматора, второй вход которого связан с вторым входом узла пуска и е информационным вхо- дом.блока суммарного вьщеления ошибок,а выход -с сигнальным входом элемента стробирования,вход стробирования которого соединен с входом синхронизации узла пуска и с первым тактовым входом блока суммарного выделения ошибок, выходом которого является выход элемента стробирования, причем вторые входы сумматоров блока сумматоров соединены соответственно с выходом

суммарных ошибок и с выходами разрядов третьего сдвигового регистра.