Цифровой измеритель низких частот Советский патент 1989 года по МПК G01R23/00 

СЛ

CO

Mr

V/V oijue- Htfu Л/iv- mfMfAtt 1 Л/ллOM fftn

fm/o)

Ci

4U(/

Изобретение относится к измерительной технике и предназначено для измерения низких частот.

Цель изобретения - расширение диапазона измеряемых частот.

На фиг. 1 приведена структурная схема цифрового измерителя низких частот; на фиг. 2 - структурная схема измерителя четных (нечетных) периодов; на фиг. 3 - функциональная схема измерителя периода; на фиг.4- временная диаграмма работы измерителя.

Цифровой измеритель низких частот содержит последовательно соединенные задакхдий генератор 1 и делитель 2 частоты, последовательно соединенные измеритель 3 периода, управляемый делитель 4 и измеритель 5 периода, выход которого является выходом цифрового измерителя низких частот. Второй вход измерителя 3 периода является входом цифрового измерителя низких частот. Первый, второй и третий выходы делителя 2 частоты соединены с первыми входами измерителя 3 периода, управляемого делителя 4 и измерителя 5 пергиода.

Каждый из измерителей 3 и 5 периода содержит триггер 6, измеритель 7 четных периодов, измеритель 8 нечетных периодов и информационные шины 9 передачи информации. Инверсный выход триггера 6 соединен с первым входом измерителя 7 четных периодов и вторым входом измерителя 8 нечетных периодов. Прямой выход триггера 6 соединен с первым входом измерителя 8 нечетных периодов и вторым входом измерителя 7 четных периодов. Третьи входы измерителя 7 чётных периодов и измерителя 8 нечетных периодов объединены и подключены к первому и третьему выходам делителя 2 частоты соответственно.

Одноименные выходы измерителя 7 четных периодов и измерителя 8 нечетных периодов объединены информационными шинами 9 передачи информации.

Вход триггера 6 является в случае измерителя 3 периода входом цифрового измерителя низких частот| а в случае измерителя 5 периода - его вторым входом. Шины 9 передачи информации соединены с выходом каждого из измерителей 3 и 5 периода. Каждый из измерителей 7и 8 четных и нечетных

5

0

5

0

5

0

5

0

5

периодов состоит из элемента И 10, двоичного счетчика 11, регистра 12, формирователя 13 и злемента 14 задержки. Вход формирователя 13 и первый вход элемента И 10 соединены между собой и являются первым входом измерителя 3 (5) периода, разрешающий вход выдачи информации регистра 12 является вторым входом измерителя 3 (5) периода, третий вход которого являетс я вторым входом элемента И 10.

Формирователь 13 своим выходом соединен с входом элемента 14 задержки и синхронизирующим входом регистра 12. Выход элемента И 10 соединен со счетным входом двоичного счетчика 11, установочный вход которого соединен с выходом элемента 14 задержки. Выходы счетчика 11 соединены с входами регистра 12.

Цифровой измеритель низких частот работает следующим образом.

Измеряемый сигнал с частотой f (фиг. 4а) подается на второй вход измерителя 3 периода, где, пройдя через триггер 6, преобразуется в па- рафазный сигнал частотой 12 и длительностью импульса TX 1/fx (фиг. 46,в). Сигнал с инверсного выхода триггера 6 подается на первьш вход измерителя 7 четных периодов и на второй вход измерителя 8 нечетных периодов. Сигнал-с прямого выхода триггера 6 подается на первый вход измерителя 8 нечетных периодов и на второй вход измерителя 7 четных периодов. Первый вход измерителей 7 и 8 является разрешающим для измерения периодов, второй вход является разрешающим для выдачи результата измерения на информационные шины 9, а третий вход предназначен для подачи счетных импульсов частотой fy , поступающих с первого выхода делителя 2 частоты.

Таким образом, на первые и вторые входы измерителей 7 и 8 подаются сигналы в противофазе. Предположим, что по приход очередного импульса контролируемого сигнала на инвертирующем выходе триггера 6 появится сигнал высокого уровня (фиг. 4б), которьй поступает на первый вход измерителя 7 и,соответственно, на первый вход элемента И 10, на второй вход которого через третий вход измерителя 7 поступают счетные сы частотой f с делителя 2 частоты.

5

При этом на выходе элемента И 10 появляются импульсы частотой f , поступающие на счетный вход двоичного счетчика 11 (фиг. 4г). Одновременно сигнал низкого уровня (фиг. 4в) с прямого выхода триггера 6 через второй вход измерителя 7 поступает на разрешающий вход EZ регистра 12 и удерживает его,выходы в выключенном состоянии (состояние высокого импеданса по выходу). По приходу следующего импульса измеряемого сигнала триггер 6 измерителя 3 периода меняет состояние по выходу на противопо- ложное. При этом сит нал низкого уровня с инверсного выхода триггера 6 запрещает прохождение счетных импульсов через элемент И 10 и в счетчике 1 1 накопляется количество импульсов

Л Т,Т, -1 .

Одновременно при переходе сигнала : инверсного выхода триггера 6 из высоког о уровня в НИЗКИ формирова- 13 формирует короткий импульс длительностью ГСфиг. До), поступающий на синхронизирующий вход с ре- (истра 12, по которому информация со счетчика 11 перезаписывается в регистр 12, а сигнал вьпюкого уровня с прямого выхода тригтера 6 через второй вход измерителя 7 подключает выходы регистра 12 к информационной шине 9. Импульс с выхода формирователя 13, пройдя через элемент 14 задержки через время иt устанавливает счетчик 11 в состояние О.

В это же время после изменения состояния триггера 6 в измерителе 8 начинают повторяться те же процессы, что и в измерителе 7 (фиг. 4в,д,ж,и) поскольку измерители 7 и 8 выполнены одинаковыми. Таким образом, на шине 9 имеется информация за каждый перио входного сигнала.

Информация с щин 9 поступает на управляющие входы управляемого делителя 4, на счетньпЧ вход которого поступают импульсы частотой f с врого выхода делителя 2. На выходе управляемого делителя 4 появляется сигнал частотой

f . ,.

nf2 2 -f,

где n - разрядность управляющего цифр о в о 141 к од а Л.

Q г 0

5 о

..

5

5

166

Этот сигнал подается на вход измерителя 5 периода. Поскольку измеритель 5 выполнен одинаковым с измерителем 3, в нем происходят процессы, , описанные вьпие.

Импульсы частотой fj подаются на измеритель с третьего выхода делителя 2. По окончании измерения на выходе измерителя 5 формируется двоичный код, численно равньп

f

В fj/fnp f,--7 7 г , г 2.

Как видно из вьфажения, величина кода В прямопропорциональна измеряемой величине f.

При выполнении условия

f-l ,о .

1)12

где k - число, определяющее количество значащих цифр (разрядов) числа В,

величина его численно равна измеряемой величине f,.

Применение цифрового измерителя низких частот позволяет расширить диапазон измеряемых частот при сохранении требуемого быстродействия, что достигается за счет обеспечения возможности автоматического изменения времени измерения TyJ,пpи изменении i без предварительной перенастройки параметров цифрового измерителя низких частот.

Так, например, при емкости счетчика 11 2 16384 f , , f, , f j 6,1035 МГц, минимальная измеряемая частота f „ии 6,1036 Гц, максимальная измеряемая частота 247 Гц при времени измерения 1,006/fx Т „зм 1,9997/fX.

Формула изобретения

Цифровой измеритель низких частот, содержащий задающий генератор, делитель частоты, первый и второй измерители периода, отличающийся тем, что, с целью расширения диапазона измеряемых частот, в него введен управляемьй делитель частоты, задающий генератор соединен с входом делителя частоты, первьп1 выход которого подклн чен к первому входу первого измерителя периода, второй вход которого является вхолом цифрового измерителя низких частот, второй выход делителя частоты 1;оелинен с первым входом управляемого делителя частоты, второй вход которого соединен с выходом первого

измерителя периода, третий выход делителя частоты подключен к первому входу второго измерителя периода, второй вход которого соединен с выходом управляемого делителя частоты.

Изобретение относится к измерительной технике и может быть использовано для измерения низких частот. Цель изобретения - расширение диапазона измерения. Измеряемый сигнал частотой FX подается на второй вход измерителя 3 периода, где, пройдя через триггер 6, с его инверсного выхода подается на первый вход измерителя 7 четных периодов и второй вход измерителя 8 нечетных периодов. Сигнал с прямого выхода триггера 6 подается на первый вход измерителя 8 и второй вход измерителя 7. Инверсный выход триггера 6 соединен с первым входом элемента И, к второму входу которого подключен выход делителя частоты. Прямой выход триггера 6 подключен к разрешающему входу регистра. В двоичном счетчике осуществляется подсчет импульсов. Информация с шин 9 поступает на управляющие входы управляемого делителя. По окончании измерения на выходе измерителя формируется код, пропорциональный FX. Вход делителя частоты соединен с выходом задающего генератора. Каждый из измерителей 7 и 8 содержит в себе также формирователь и элемент задержки. 4 ил.

фие. 1

I

1

$&

фиг.

О

i

JL

Тл

ц

Т

И

.IJL,

-J

П л

ф1/е.