Амплитудный детектор Советский патент 1989 года по МПК H03D1/00 

ел

00

го

со

8

Изобретение относится к радиотехнике. Цель изобретения - повышение надежности и устойчивости работы. Амплитудный детектор содержит ключи 1 и 5, компараторы 2 и 6, фильтр 3 нижних частот, инверторы 4, 8 и 9, сумматор 7, сумматор 10 под модулю два и коммутатор 11. Входное напряжение положительной и отрицательной полярностей проходит на сумматор 7 соответственно через ключи 1 и 5. Замыкание ключей 1 и 5 осуществляется при подаче на их управляющие входы напряжения сигнала логического "нуля", а размыкание - при подаче логической "единицы". Цель достигается за счет того, что сигналы, поступающие на управляющие входы ключей 1 и 5, всегда будут противофазны, что исключает возможность нахождения их в разомкнутом состоянии одновременно. При этом на выходе сумматора 7 формируются импульсы входного напряжения одной полярности, которые затем сглаживаются фильтром 3. 1 ил.

N

Изобретение относится к радиотехнике, может быть использовано в радиоприемниках и электроизмерительных устройствах и является усовершенство ва;нием известного устройства по основному авт.св.1, № 1228213.

Цель изобретения - повышение надежности и устойчивости работы.

На чертеже приведена структурная схема амплитудного детектора.

Амплитудный детектор содержит ос- нсвной ключ 1, основной компаратор 2, фильтр 3 нижних частот, первый инвертор 4, дополнительный ключ 5, дополнительный компаратор 6, сумматор 7, второй 8 и третий 9 инверторы сумматор 10 по модулю два и коммутатор 11 .

Амплитудный детектор работает сле д |ющим образом.

Входное напряжение положительной полярности проходит на первый вход сумматора 7 через о овной ключ 1, а напряжение отрицательной полярности через первый инвертор 4 и дополнительный ключ 5 - . второй вход суматора 7. Такой режим работы обеспе- чивается соответствующими управляемыми сигналами, подаваемыми на управляющие входы основного 1 и дополнительного 5 ключей. Замыкание указанн ключей осуществляется при подаче на их управляющие входы напряжения сиг- н|ша лог. О, а размыкание - при по дЈче лог. 1.

Если при отрицательном входном напряжении замкнут дополнительный ключ 5 и разомкнут основной ключ 1, а входное напряжение затем переходит через нулевое значение, становясь по ложительным, на выходе дополнительного ключа 5 появляется отрицательное напряжение, переводящее основной компаратор 2 в нулевое состояние. При этом основной ключ 1 замыкается Дополнительный компаратор 6 одновременно с этим переводится в единично по выходу состояние. Это единичное напряжение поступает на первый вхо коммутатора 11 и проходит на его выход, вызывая размыкание ключа 5, если на управляющий вход коммутатора 11 с выхода третьего инвертора 9 по

0

5

0

5

35

40 щ и

ступает лог. О. Последнее обстоятельство имеет место лишь в том случае, если выходные сигналы основного 2 и дополнительного 6 компараторов не совпадают. Например, в случае совпадения выходных сигналов основного 2 и дополнительного 6 компараторов, что может иметь место при нулевом значении входного сигнала или при включении питания , напряжение сигнала на выходе сумматора 10 по модулю два равно лог. О, а следовательно, сигнал на выходе третьего инвертора 9 равен лог. 1. При несовпадении сигналов с выходов основ- глшл 2 и дополнительного 6 компараторов выходной сигнал сумматора 10 по модулю два равен лог. 1 и, соответственно, лог. О на выходе третьего инвертора 9.

Таким образом, сигналы, поступающие на управляющие входы основного 1 и дополнительного 5 ключей, будут всегда противофазны, что исключает возможность нахождения их в разомкнутом состоянии одновременно.

Аналогично протекают процессы формирования сигналов управления при смене полярности входного сигнала на противоположную.

На выходе сумматора 7 при этом формируются импульсы входного напряжения одной полярности, которые затем сглаживаются фильтром 3 нижних

частот.

t

Формула изобретения

щ и

Амплитудный детектор по авт.св. № 1228213, о т л и ч a raft с я тем, ч то, с целью повышения надежности и устойчивости работы, выход дополнительного компаратора соединен с управляющим входом дополнительного ключа через последовательно соединенные второй инвертор и коммутатор, второй вход которого подключен к выходу дополнительного компаратора, а к выходам основного и дополнительного компараторов подключен сумматор по модулю два, между выходом которого и управляющим входом коммутатора включен третий инвертор .