Устройство для ввода информации Советский патент 1990 года по МПК G06F3/37 

ви- анагрупкомцесс формирования сигналов телевизионной развертки.

Устройство содержит датчик деоинформации, видеоусилитель 2, лого-цифровой преобразователь 3, пу 4 регистров сдвига, группу мутаторов данных, группу 6 буферных регистров, группу 7 блоков памяти, формирователь 8 видеосигнала, блок 9 видеоконтроля, блок 10 синхронизации, блок 11 управления, коммутатор I2 адреса, счетчик 13 адреса, счетчик 14 регенерации, счетчик 15 координаты У, счетчик 16 координаты К, счетчик 17 ширины фрагмента, регистр 18 координаты X, регистр 19 ширины фрагмента, первый 20, второй 21 и третий 22 элементы ИЛИ, первый формирователь 23 импульсов, четвертый элемент ИЛИ 24, первый 25 и второй 26 элементы И,счетчик 27 заполнения памяти, второй фор мирователь 28 импульсов, третий элемент И 29, первый 30 к второй 31 триггеры, блок 32 сопряжения с ЭВМ, элемент 33 задержки, пятый элемент ИЛИ 34, генератор 35 тактовых импульсов, третий триггер 36, счетчик 37 точек в слове, счетчик 38 слов в строке,,- счетчик 39 строк зз кадре, первый 403 второй 41 и третий 42 дешифраторы, выходной регистр 43, блок 44 выделения синхроимпульсов от полного видеосигнала, четвертый 45, пятый 46, шестой 47, седьмой 48, восьмой 49, девятый 50, десятый 51 и одиннадцатый 52 элементы И, 53 и седьмой 54 элементы ИЛИ, элемент 55 задержки, четвертый 56, пятый 57 и шестой 58 триггеры, третий 59, четвертый 60 и пятый 61 формирователи импульсов и компаратор 62,

Датчик 1 видеоинформации (фиг.1) представляет собой функциональный модуль, предназначенный для получе™ ния стандартного видеосигнала. Видеоусилитель 2 предназначен длл усиления видеосигнала до уровня, необходимого для нормальной работы аналого-цифрового преобразователя 3.

Блок 10 синхронизации предназначен: для формирования тактовых импульсов дискретизации, управляющих работой аналого-цифрового преобразователя 3 и передвигающих оцифрованную информацию в группе сдвиговых регистров 4; для формирования управляющих сигналов, вырабатываемых во время каждого цикла обращения к па

5

0

5

0

5

0

5

0

5

мяти; для формирования управляющих сигналов телевизионной развертки; для синхронизации вырабатываемых сигналов в соответствии с внешним видеосигналом, поступающим от видеоусилителя 2.

Тактовые импульсы дисретизации (первый выход блока 10 синхронизации) формируются генератором 35 тактовых импульсов (фиг,2). Управляющие сигналы циклов обращения к памяти (третий выход блока 10 синхронизации) формируются с помощью счетчика 37 точек в слове и третьего дешифратора 42.Счетчик 37 точек в слове считает от генератора 35 поступающие тактовые импульсы по модулю га, где m - количество точек в слове или число разрядов каждого регистра сдвига группы 4 (фиг.1). С его выхода 1-разрядный код порядкового номера точки в очередном слове, где 1 равно числу 1оЈг(т), округленному до целого в сторону увеличения, a log(- ) означает функцию двоичного логарифма, поступает на вход третьего дешифратора 42, который выполнен в виде постоянного запоминающего устройства (ПЗУ), запрограммированного так, что на его выходных разрядах вырабатываются сигналы, частота которых в m раз меньше частоты тактовых импульсов дискретизации, а моменты начала и конца каждого импульса зависят от требований, предъявляемых к работе конкретных микросхем памяти, используемых в блоках памяти группы 7. Данные сигналы по третьему выходу блока 10 синхронизации поступает на эти блоки памяти и формируют циклы обращения к ее ячейкам. В одном из разрядов третьего дешифратора 42 в конце каждого обращения к памяти вырабатывается короткий сигнал Конец обращения, который по третьему выходу блока 10 синхронизации (фиг.1) поступает на пятый вход блока 11 управления, где распределяется в различные узлы устройства в зависимости от его режима работы.

Управляющие сигналы телевизионной развертки формируются .с помощью счетчика 38 слов в строке, счетчика 39 строк в кадре, первого 40 и второго 41 дешифраторов и выходного регистра 43 (фиг.2), Счетчики 39 и 38 делят один кадр телевизионной развертки соответственно на А строк в кадре и на С слов в каждой строке, где , а

В - число точек в каждой строке. Число строк в кадре А зависит от стандарта, используемого видеосигнала, а число слов в каждой сроке С должно быть целым числом и удовлетворять уравнению,.

де

-сгр t

trH

Стр

ftr-m-C или С tcrp--- ,

период следования строк телевизионной развертки,

соответственно период следования и частота тактовых импульсов дискретизации

1

(tr-|-r).

:тандартном телеви( мкс,),

г

Например, при знойном сигнале

при частоте тактовых импульсов 13,5 МГц и при m 16, число слов в строке равно С 54.

Счетчик 38 слов в строке считает по модулю С импульсы переполнения от счетчика 37 точек в слове. Счетчик 39 строк в кадре в свою очередь по модулю А считает импульсы переполнения от счетчика 38 слов в строке.Следовательно, в каждый момент времени на выходе счетчика 39 строк в кадре

жений и отображается на экране во время его хранения. Например, на фиг.6 , показаны все возможные группы строк с одинаковыми сигналами телевизионной развертки в случае формирования полного стандартного телевизионного сигнала при А 626, m 16, С 54, изображающего белый квадрат размеров

О 512x512. Буквами а, б, в, г на фиг.6 обозначены соответственно уровень сигнала синхронизации, уровень сигнала гашения и уровень черного и белого информационного сигнала.

5 Второй дешифратор 41 выполнен в виде ПЗУ, запрограммированного так, что в соответствии с нарастающим время от времени кодом номера слова в строке, поступающим от счетчика 38 и

0 в соответствии с кодом группы строк, поступающим от дешифратора 40 на отдельных разрядах его выхода формируются все необходимые устройству сигналы телевизионной развертки (вход5 ной адрес второго дешифратора 41 формируются путем объединения разрядов обеих его входов)« Эти сигналы через выходной регистр 43 поступает на второй, пятый и шестой выходы блока 11

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах технического зрения и в системах автоматизированной обработки изображений в качестве средства ввода визуальной информации в память электронной вычислительной машины (ЭВМ) или временного хранения ее в собственной памяти. Цель изобретения - расширение функциональных возможностей устройства за счет обеспечения двусторонней связи с ЭМВ и за счет обеспечения автономной и синхронной с внешним видеосигналом режимов работы. В устройстве по сравнению с прототипом расширяются функциональные возможности путем обеспечения возможности визуального наблюдения за информацией хранимой в памяти устройства, путем обеспечения возможности обмена информацией с ЭВМ по прямоугольным фрагментам изображения, путем обеспечения возможности обмена информацией не только в направлении от памяти устройства в память ЭВМ, но и в обратном направлении, путем обеспечения надежной регенерации хранимой информации в памяти устройства и путем обеспечения работы устройства как в автономном режиме, так и в синхронном с внешним видеосигналом режима. Кроме того, в предлагаемом устройстве снижено требование к быстродействию используемой памяти в M раз, где M - разрядность используемых регистров сдвига группы. 1 з.п.ф-лы, 6 ил.

находится информация о текущем номере 30 синхронизации. Выходной регистр 43

строки телевизионной развертки, которая поступает на вход первого дешифратора 40э а на выходе счетчика 38 слов в строке - информация о текущем номере слова в очередной строке развертки поступающая на один адресный вход второго дешифратора 41, на другой адресный вход которого поступает информация с выхода первого дешифратора 40.

Первый дешифратор 40 выполнен в виде ПЗУ, запрограммированного так, что для каждой строки очередного кадра видеосигнала, в соответствии с кодом ее номера, поступающим на вход дешифратора от счетчика 39, на его выходе вырабатывается код группы строк, к которой данная строка относится. К одной группе строк относятся строки телевизионной развертки, имеющие одинаковую форму видеосигнала на протяженности всей строки, при - условии, что таким образом сформирот

В зависимости от программы, занесенной на ПЗУ, второй дешифратор 41 может формировать на выходных разрядах, следующие сигналы телевизионной развертки: сигнал смеси строчных и кадровых синхроимпульсов, принимающих высокий уровень только в те моменты времени, когда формируемый видеосигнал должен быть выше уровня синхронизации а (фиг.6); сигнал смеванный видеосигнал изображает несложную фигуру - белый прямоугольник, оп- 55 си импульсов гашения, принимающих вы- ределяющий формат и местоположение сокий уровень в те моменты времени, той части кадра видеоинформации, ко- когда формируемый видеосигнал должен торая обрабатывается устройством, т.е. запоминается при вводе изобрапревышать уровень гашения б (фиг.6);

сигнал Рамка , принимающий активный

5

0

5

0

используется с целью исключения помех, получаемых во время переходных процессов при переключении ПЗУ от одного адреса к другому. Регистр 43 стробируется сигналом переполнения от счетчика 37 точек в слове. Передний фронт данного сигнала записывает установившуюся информацию в выходной регистр 43, а задний фронт - изменяет содержимое счетчика 38 слов в строке и счетчика 39 строк в кадре и тем самым начинает очередной процесс переключения дешифраторов 40 и 41 на новый адрес.

В зависимости от программы, занесенной на ПЗУ, второй дешифратор 41 может формировать на выходных разрядах, следующие сигналы телевизионной развертки: сигнал смеси строчных и кадровых синхроимпульсов, принимающих высокий уровень только в те моменты времени, когда формируемый видеосигнал должен быть выше уровня синхронизации а (фиг.6); сигнал сме5 си импульсов гашения, принимающих вы- сокий уровень в те моменты времени, когда формируемый видеосигнал должен

си импульсов гашения, принимающих вы- сокий уровень в те моменты времени, когда формируемый видеосигнал должен

превышать уровень гашения б (фиг.6);

си импульсов гашения, принимающих вы- сокий уровень в те моменты времени, когда формируемый видеосигнал должен

сигнал Рамка , принимающий активный

уровень, когда формируемый видеосигнал должен быть выше уровня черного в или равен уровню белого г (фиг.6); короткий кадровый синхроимпульс, вырабатываемый в конце каждого второго полукадра.

Сигналы смеси строчных и кадровых синхроимпульсов и смеси импульсов гашения , снимаемые с двух разрядов в го- рого дешифратора 41 через соответствующие разряды выходного регистра 43 образуют второй выход бпока 10 синхронизации и поступают на второй вход формирователя 8 видеосигнала (,фиг.))с Сигнал Рамка, формируемый третьим разрядом выходного регистра 43 () или пятым выходом бтюка 10 синхронизации (фиг,1), поступает на второй управляющий вход коммутатора -.2 ад- реса и на четвертый вход блока 11 управления. Кадровый синхроимпульс, вырабатываемый на четвертом разряде выходного регистра 43 (.2) или на шестом выходе блока 10 синхронизации (фиг Л), поступает на второй зход счетчика 13 адреса и на тактозый вход второго триггера 31 .

Синхронизация вырабатываемые сигналов с внешним видеосигналом, посту- дающим от видеоусилителя 2 прэизво - дится с помощью блока 44 вьще пения синхроимпульсов от полного видеосигнала (фиг.2) и третьего триггера 36. Если на вход блока 44 начинает посту пать внешний видеосигнал, то на его выходе появляются cip ные и кадровые импульсы, которые пост/пакп на очищгю щие входы счетчика 38 слов в строке и счетчика 39 строк в одре и сем са- мым заставляет схему формирования управляющих сигналов телевизионной развертки (блоки 38, 39, 40, 41 и 43) работать синхронно с внешним видеосигналом. Кроме того, строчный им- пульсэ длительность которого больше одного, но меньше двух циклоь обращения к памяти, поступает от блока 44 на вход сброса третьего триггера 36 и разрешает ему перейти в единичное состояние в момент появления на его тактовом входе импульса переполнения счетчика 37 точек в слове, т.е. в конце очередного цикла обращения х памяти. Активный сигнал с выхода триггера

36поступает на вход сброса счетчика

37точек в слове и запрещает ему считать тактовые импульсы от генератора 35 и тем самым задерживает выработку

следующего цикла обращения к памяти. В момент окончания строчного импульса от блока 44, триггер 36 переходит в исходное состояние и счетчик 37 начинает считать такты нового цикла обращения к памяти. Таким образом триггер 36 во время действия строчного импульса от блока 44 разрешает счетчику 37 точек в слове и третьему дешифратору 42 закончить очередной цикл обращения к памяти, а новый цикл начать точно в момент окончания этого импульса, осуществляя тем самым точную привязку блоком 10 синхронизации вырабатываемых сигналов к внешнему видеосигналу,

На фиг,4 представлен один из возможных вариантов блока 44 выделения синхроимпульсов от полного видеосигнала, на фиг.5 - временные диаграммы, поясняющие его работу.

Полный видеосигнал от видеоусилителя 2 (фиг.1) поступает на один вход компаратора 62 (фиг.4), на другой вход которого подается пороговое напряжение. Порог должен быть выбран между уровнем сигнала синхронизации и уровнем сигнала гашения. В этом случае на выходе компаратора появляется смесь синхроимпульсов (фиг.5), которые передними фронтами своих импульсов устанавливает четвертый триггер 56. Сигнал с выхода триггера 56 передними фронтами своих импульсов запускает третий 59, четвертый 60 и пятый 61 формирователи импульсов.Четвертый формирователь 60 вырабатывает импульсы, продолжительность которых больше продолжительности половины одной строки развертки. Таким образом, каждый импульс, вырабатываемый формирователем 60э начинается в момент поступления очередного переднего фронта от триггера 56 (в начале строки) и заканчивается во второй половине строки. При этом импульс с инвертирующего выхода формирователя 60 начинается во второй половине очередной строки и заканчивается в конце этой строки (фиг.5). Сразу после запуска формирователя 60 импульс с его инвертирующего выхода сбрасывает триггер 56 и до второй половины очередной строки не разрешает ему снова перейти в единичное состояние. Таким образом, запрещается установление триггера 56 передними фронтами управляющих импульсов, начинающихся с середины строки разовертки.

Третий формирователь 59 вырабатывает импульсы, длина которых больше одного и меньше двух циклов обращения к памяти. Данные импульсы являются выходными строчными импульсами блока (фиг.5).

Пятый формирователь 61 импульсов аналогично четвертому формирователю 60 на инвертирующем выходе вырабатывает импульсы, начинающиеся в первой половине очередной строки и заканчивающиеся в конце строки (фиг.5). Кад- ровые синхроимпульсы первого и второго полукадров различаются тем, что в первом полукадре они начинаются с начала строки, а во втором - с середины Триггером 57 вырабатываются полукад- ровые импульсы, начинающиеся во второй половине строки (фиг.5). Эти импульсы сбрасывает триггер 58, Таким образом, триггер 58 устанавливается только в том случае, если полукадро- вый импульс начинается с начала строки и сбрасывается после установки триггера 57. Поэтому на выходе триггера 58 формируется кадровый синхроимпульс, вырабатываемый во вре- ся полукадрового импульса первого полукадра, начинающийся в первой по ловине строки и заканчивающийся во второй полоъине (фиг.5).

Введение в состав устройства выше

описанного блока 10 синхронизации (фиг.1) позволяет обрабатывать видеосигнал от любого датчика: телевизионной камеры, видеомагнитофона, линии связи, имитатора или синтезатора ви- деосигнала. Возможность изменения программ, хранимых в ПЗУ дешифраторов 40 и 41 (фиг.2), позволяет менять стандарт используемого видеосигнала, а также формировать дополнительные сигналы телевизионной развертки. Например, если используется телевизионный датчик, для работы которого необходимы строчные и кадровые синхросигналы, то дополнительные разряды второго дешифратора 41 могут быть запрограммированы для формирования таких сигналов, а дополнительные ВЫ7 ходы блока синхронизации подключены к входам такого датчика видеосигнала. В этом случае не производится синхронизация вырабатываемых сигналов с внешним видеосигналом. Описанные возможности блока синхронизации, а так5 0 5 о

5

о g

же возможность его работы как в автономном режиме, так и в синхронном режиме с внешним видеосигналом расширяет функциональные возможности устройства.

Формирователь видеосигнала 8 (фиг,1) предназначен для получения аналогового видеосигнала, который используется блоком 9 видеоконтроля для отображения информации. Формирователь 8 может быть выполнен в виде цифроаналогового преобразователя и аналогового сумматора, k-разрядные коды точек видеоинформации, поступающие от последовательных выходов сдвиговых регистров группы 4 цифроанало- говым преобразователем превращается в аналоговый сигнал. К этому сигналу присуммируются сигнал смеси строчных и кадровых синхроимпульсов и сигнал смеси импульсов гашения, вырабатываемых блоком 10 синхронизации. Полученный аналоговый сигнал является полным видеосигналом, пригодным для отображения блоком 9 вчдеоконтроля.

Группы 4 регистров сдвига, коммутаторов 5 данных, буферных регистров

6и блоков 7 памяти содержат k одинаковых регистров сдвига, k одинаковых коммутаторов данных, k одинаковых буферных регистров и k одинаковых блоков памяти соответственно, где

k - число разрядов аналого-цифрового преобразователя 3 или число устройством обрабатываемых разрядов видеоинформации. В каждом блоке памяти группы 7 одновременно производится запись или считывание пг-разрядного слова, где m - число разрядов каждого регистра сдвига группы 4 или число параллельно обрабатываемых точек видеоинформации. Значит, группой

7блоков памяти за один цикл обращения одновременно производится запись или считывание k itr разрядного слова данных, т.е. m k-разрядных точек отсчета видеоинформации.

Каждый буферный регистр группы 6 является регистром сдвига. Сдвиг информации ни г разрядов в га-разрядных регистрах происходит по заднему фронту сигнала, поступающего от седьмого управляющего выхода блока 32 сопряжения с ЭВМ на первые управляющие входы буферных регистров группы 6.

Число г равняется отношению - , округtc

ленному до целого в сторону меньшего

значения, а число п - разрядность машинного слова ЭВМ. Буферные регистры группы 6 подключены к блоку 32 сопряжения с ЭВМ так, что j- тый разряд ( r) последовательного входа и последовательного выхода i-го (,k) буферного регистра группы 6 подключен к (j- ) ki- i-тым разрядам выходной и входной шин данных блока 32 сопряжений с ЭВМ. В зависимости от конкретного применения устройства порядок соединения может быть и другим.

Счетчик 27 заполнения памяти предназначен для определения момента времени, когда либо вся информация передана по последовательным выходам буферных регистров группы 6 через входную шину блока 32 сопряжения в память ЭВМ, либо буферные регистры группы 6 полностью заполнены информацией от ЭВМ через выходную шину блока 32 сопряжения. Модуль р счетчика 27 заполнения равняется отношению

m

- , округленному до целого в сторо

ну большего значения.

Блок 32 сопряжения с ЭВМ предназначен для организации связи устрой- ства с ЭВМ при считывании и записи визуальной информации Этот блок реализует прямой,и программный режимы доступа к памяти ЭВМ и содержит входной и выходной регистры данных для обмена информацией г группой 6 буферных регистров, per -тр управления, позволяющий вычислительной машине программно выработать активный сигнал управления по одному из шести пер вых управляющих выходах блока, и схему формирования прямого доступа к памяти ЭВМ, позволяющую: выработать стартовый сигнал на восьмом управляющем выходе блока в начале обмена информации между памятью ЭВМ и памятью устройства; принимать по управляющему входу сигнал запуска цикла прямого доступа к памяти; выработать сигнал конца очередного цикла прямо- го доступа к памяти (ПДП) по седьмому управляющему выходу блока. Например, в качестве блока сопряжения с 3Bh типа Электроника 60 или ДВК может быть использован интерфейс прямо- го доступа к памяти типа ИЗ, к трем выходным разрядам регистра управления которого подключен дешифратор, выходы которого являются управ

5

0

5

5

о о 5 0 g

ляющими выходами блока (от первого до шестого).

Устройство для ввода информации работает в четырех режимах: в режиме хранения информации; в режиме записи информации; в режиме передачи фрагмента изображения от памяти устройства в память ЭВМ; в режиме передачи фрагмента изображения от памяти ЭВМ в память устройства.

При включении устройства и при отсутствии управляющих сигналов от блока 32 сопряжения с ЭВМ устройство находится в режиме хранения информации. По ближайшему кадровому синхроимпульсу от шестого выхода блока 10 синхронизации счетчик 13 адреса переводится в исходное (нулевое) состояние. Сигнал Рамка вырабатывается на пятом выходе блока 10 синхронизации поступает на второй управляющий вход коммутатора 12 адреса, который при отсутствии активного уровня этого сигнала, подключает к адресным входам блоков памяти группы 7 счетчик 14 регенерации, а при активном уровне этого сигнала - счетчик 13 адреса. Кроме того, сигнал Рамка подается на четвертый вход блрка 11 управления, а в этом блоке - на вторые входы четвертого 45, восьмого 49, девятого 50 и одиннадцатого 52 элементов И (фиг.З). При отсутствии сигнала девятый 50 и одиннадцатый 52 элементы И закрыты, а восьмой элемент И 49 открыт. Активный уровень сигнала Рамка девятый 50 и десятый 52 элементы И открывает, а восьмой элемент И 49 закрывает.

В начальный момент времени (после кадрового синхроимпульса сигнал Рамка является неактивным и поэтому к адресным входам блоков памяти.группы 7 (фиг.1) подключен выход счетчика 34 регенерации. По сигналам формирования цикла обращения к памяти, поступающим от третьего выхода блока 10 синхронизации на первые управляющие входы блоков памяти группы 7 производится считывание k tn-разрядного слова по адресу, вырабатываемому счетчиком 14 регенерации. В конце очередного цикпа обращения к памяти на четвертом выходе блока 10 синхронизации вырабатывается короткий сигнал Конец обращения, который поступает на пятый вход блока 11 управления, а в этом блоке - на первые

входы, пятого 46, седьмого 48, восьмого 49, девятого 50, одиннадцатого 52 элементов И и на вход второго элемента 55 задержки (фиг.З), В данный момент времени открыт только восьмой элемент И 49. Поэтому сигнал Конец обращения с его выхода или с пятого выхода блока 11 управления (фиг.1) поступает на вход счетчика 14 регенерации и увеличивает его содержимое на единицу, Во время следующего цикла обращения в блоках памяти группы 7 производится считывание следующего слова по следующему адресу счетчика 14 регенерации, Далее процесс считывания аналогично продолжается до момента появления активного уровня сигнала Рамка. Счетчик 14 регенерации в начальное положение не устанавливается, Он все время вырабатывает увеличивающуюся последовательность адресов. При переполнении счетчика 14 он продолжает работу с нулевого адреса.

В момент появления активного уровня сигнала Рамка на пятом выходе блока 10 синхронизации коммутатор 12 адреса подключает к адресным входам блоков памяти группы 7 выход счетчика 13 адреса. Во время очередного цикла обращения к памяти по адресу этого счетчика производится считывание k m-разрядного слова из блоков памяти группы 7. В конце цикла обращения к памяти сигнал Конец обращения, появившись уже на выходе девятого элемента И 50 (фиг.З) или на четвертом выходе блока 11 управления (фиг.1), поступает на первый вход счетчика 13 адреса и увеличивает его содержимое на единицу. Кроме того, сигнал Конец обращения появляется на выходе одиннадцатого элемента И 52 (фиг.З) или на первом выходе блока 11 управления (фиг.1). Данный сигнал поступает на вторые управляющие входы регистров сдвига группы 4 и по параллельным входам записывает в эти регистры только что считанную k m-разрядную информацию от блоков памяти группы 7.

Во время следующего цикла обращения к памяти информация, хранимая в группе 4 регистров сдвига, с помощью тактовых импульсов дискретизации, поступающих на первые управляющие входы этих регистров от первого выхода блока 10 синхронизации, после0

15

0

5

0

5

0

5

0

5

довательно выдвигается на вход формирователя 8 видеосигнал, где преобразуется в аналоговую форму, суммируется с сигналами смеси строчных и кадровых синхроимпульсов и смеси импульсов гашения, поступающими от второго выхода блока 10 синхронизации. Полученный таким образом полный видеосигнал с выхода формирователя 8 поступает на блок 9 видеоконтроля, где отображается на экране монитора. Одновременно с продвижением информации в группе 4 регистров сдвига, з группе 7 блоков памяти происходит считывание kim-разряд ного слова информации по следующему адресу, вырабатываемому счетчиком 13 адреса. Сих- налом Конец обращения, считанная информация вновь параллельно записывается в регистры сдвига группы 4, из которых к этому моменту времени вся информация предыдущего цикла уже выдвинута на формирователь 8 видеосигнала. Далее процесс аналогично повторяется до момента времени, когда сигнал Рамка перестает быть активным. В данный момент времени адресные входы блоков памяти группы 7 вновь подключается к выходу счетчика 14 регенерации и вновь начинается.процесс регенерации памяти. В этом случае k m-разрядные слова, считанные из блоков памяти группы 7 не записываются в группу 4 регистров сдвига. В данном случае на формирователь 8 видеосигнала поступает информация от аналого-цифрового преобразователя 3, задержанная регистрами сдвига группы 4 на М тактов дискретизации. Когда сигнал Рамка очередной раз становится активным, процесс считывания информации с ее отображением на блоке 9 видеоконтроля продолжается по нарастающим адресам, формируемым счетчиком 13 адреса. В конце кадра счетчик 13 адресов вновь переводится в исходное состояние кадровым синхроимпульсом от шестого выхода блока 10 синхронизации и процесс работы -устройства в режиме хранения информации начинает аналогично повторяться.

Перевод устройства в режим записи информации производится программно по инициативе вычислительной машины. Для этого на шестом выходе блока 32 сопряжения с ЭВМ появляется активный сигнал, который поступает на информационный вход второго триггера 31. По

переднему фронту ближайшего кадрового синхроимпульса, поступающего от шестого выхода блока 10 синхронизации к тактовому входу этого триггера, который переводится в единичное состояние, что означает перевод устройства в режим записи информации. Единичный сигнал с выхода триггера 31 поступает на управляющие входы коммутаторов данных группы 5 которые в этом случае соединяют параллельные выходы регистров сдвига группы 4 с параллельными входами буферных регистров группы 6, Кроме того, единичный сигнал с выхода второго триггера 31 поступает еще и на третий вход блока 11 управления, а в этом блоке - на четвертый вход одиннадцатого элемента И 52 (фиг.З), запрещая тем са мым прохождение сигнала параллельной записи информации на регистры сдвига группы А, и на первый вход четвертого элемента И 45, разрешая прохождение сигнала Рамка, поступающего на его второй вход. Активный сигнал Рамка с выхода четвертого элемента И 45 поступает на вход седьмого элемента ИЛИ 54, с выхода которого или с третьего выхода блока 1 управления (фиг.1) поступает на вторые управляющие входы блоков памяти группы 7 и на время действия этого слгнала переводит эти блоки в режим записи информации. Кроме того, сигнал Рамка с выхода четвертого элемента И 45 (фиг.З) поступает на иторой вход десятого элемента И 51, который начинает пропускать сигналы Начало обращения, поступающие на его первый вход от второго элемента 55 задержки Сигнал Начало обращения формируется из сигнала Конец обращения путем задержки его элементом 55 ла. время, необходимое до полного окончания очередного цикла обращения к и до начала следующего цикла обращения, В режиме записи информации от датчика 1 видеоинформации постугает на видеоусилитель 2„ где усиливгется до уровня, необходимого для нормальной работы аналого-цифрового преобразователя 3, и поступает на вход этого преобразователя. Часть сигнала видеоинформации ответвляется на вход блока 10 синхронизации, где синхронизирует процесс формирования внутренних синхросигналов устройства. На аналого-цифровом преобразователе 3 сигнал

0

0

5

0

5

0

5

о

5

видеоинформации по тактовым импульсам дискретизации, поступающими от пер- I вого выхода блока 10 синхронизации преобразуется в последовательность k-разрядных кодов, которые далее поступают на последовательные входы регистров сдвига группы 4. По тактовым импульсам дискретизации, поступающим и на первые управляющие входы регистров сдвига группы 4, коды отсчетов видеоинформации продвигаются, заполняя эти регистры. После m тактов регистры сдвига группы 4 полностью загружаются видеоинформацией о га точках изображения. Если в это время сигнал Рамка имеет активный уровень j то в начале очередного цикла обращения к памяти сигнал Начало обращения, поступающий с выхода десятого элемента И 51 (фиг.З) на вход шестого элемента ИЛИ 53, а с выхода этого элемента или с второго выхода блока 11 управления (фиг.1) на вторые управляющие входы буферных регистров группы 6, записывает в эти регистры k«m разрядное слов информации, поступающей на параллельные входы этих регистров от параллельных выходов регистров сдвига группы 4 через коммутаторы данных группы 5. Значит m точек изображения, загруженных в регистры сдвига группы 4 по их последовательным входам, передаются в буферные регистры группы 6, откуда по параллельным выходам поступает на информационные входы блоков памяти группы 7 и в течение цикла обращения памяти записывает в эти блоки по адресу, формируемому счетчиком 13 адреса. В конце цикла обращения к памяти сигнал Конец обращения, аналогично, как в режиме хранения информации, увеличивает содержимое счетчика 13 адреса на единицу. В следующем цикле обращения к памяти по сигналу Начало обращения в буферные регистры группы 6 записывается новое k nr-pa3- рядное слово информации, которое до этого момента времени уже было загружено по последовательным входам в регистры сдвига группы 4 от аналого- цифрового преобразователя 3. Далее повторяется процесс записи данного слова в блоки памяти группы 7 по новому адресу счетчика 13 адреса. Параллельно процессу записи информации в блоки памяти группы 7 происходит процесс продвижения информации в регистрах сдвига группы 4. На последовательные входы этих регистров подаются коды все новых и новых отсчетов видеоинформации, а после m тактов эти коды уже появляются на последовательных выходах регистров группы 4 и поступают на вход формирователя 8 видеосигнала, а ог него - на вход блока 9 видеоконтроля, где отображаются на экране.

При отсутствии активного уровня сигнала Рамка к адресным входам группы 7 блоков памяти подключен выход счетчика 14 регенерации и процесс регенерации происходит аналогично процессу регенерации в режиме хранения информации.

При снятии активного уровня сигнала на шестом выходе блока 32 сопря-20 16 координаты X. Во время действия жения с ЭВМ второй триггер 31 пере- данного импульса, информация с выход- водится по переднему фронту ближайшего кадрового синхроимпульса от шестого выхода блока 10 синхронизации в нулевое состояние, устройство переходит в режим хранения информации и последний введенный кадр видеоинформации остается записанным в группе 7 блоков памяти. Одновременно хранению информации происходит ее 30 отображение на экране блока 9 видеоконтроля.

Перед переводом устройства в режимы передачи фрагмента изображения от памяти устройства в память ЭВМ или от памя ти ЭВМ в память устройства сперва программно устанавливаются параметры этого фрагмента. Для этого на выходной шине блока 32 сопряжения с ЭВМ выставляется адрес координаты У верхнего края фрагмента изображения. Короткий импульс, вырабатываемый на пятом управляющем выходе этого блока, поступает на второй вход счетчика 15 координаты У и записывает в него информацию, находящуюся на выходной шине. Модуль Е счетчика 15 координаты У равняется числу строк видеоинформации, запоминаемой в блоках памяти группы 7, а его разрядность равна числу log (Е), округленному до целого в сторону большего значения. Если устройство использует, через строчную развертку, то для обеспечения правильной адресации строк видеоинформации, младший разряд счетчика 15 координаты У подключен вместо старшего разряда как на его входе, так и-на выходе, а все

ной шины блока сопряжения с ЭВМ записывается в регистр 18 координаты X и с выхода последнего поступает на ин- 25 формационный вход счетчика 16 координаты X. По заднему фронту импульса информация о координате X запоминается как в регистре 18, так и в счетчике 16. Модуль счетчика 16 координаты X равняется отношению

- , которое должно быть -целым числом, m

где F - количество обрабатываемых точек с одной строки видеоинформации.

2g Разрядность g регистра 18 и счетчика 16 координаты X равно числу log(G), округленному до целого в сторону большего значения. Выходные разряды счетчиков 15 и 16 координаты У и ко40 ординаты X объединены в одну адресную шину, определяющую текущий адрес m-fc-разрядной ячейки в группе 7 блоков памяти, в которую записано или из которой считано m k-разрядное сло45 во во время цикла обмена информацией

с ЭВМ.

Аналогично загружается информация о ширине фрагмента. В этом случае ЭВМ на выходную шину блока 32 сопряжения выставляет информацию о ширине фрагмента в двоично-дополнительном коде, т.е в виде отрицательного числа, определяющего количество циклов. обмена информации с ЭВМ при передаче одной строки фрагмента изображения. По сигналу на третьем управляющем выходе блока 32 сопряжения информация о ширине фрагмента записывается в регистр 19 и счетчик 17. Модуль и раэ50

55

остальные разряды - сдвинутые соответственно на один разряд влево. Такое подключение при последовательном увеличении содержимого счетчика 15 позволяет нечетные строки введенной информации адресовать в первом полукадре, а четные - во втором полукадре.

После загрузки счетчика 15 коор- динты У ЭВМ выставляет на выходной шине блока 32 сопряжения адрес координаты X левого края фрагмента изображения и программно вырабатывает на

четвертом управляющем выходе этого блока короткий импуль с, который поступает на управляющий вход регистра 18 координаты X и через второй элемент ИЛИ 21 на второй вход счетчика

16 координаты X. Во время действия данного импульса, информация с выход-

ной шины блока сопряжения с ЭВМ записывается в регистр 18 координаты X и с выхода последнего поступает на ин- формационный вход счетчика 16 координаты X. По заднему фронту импульса информация о координате X запоминается как в регистре 18, так и в счетчике 16. Модуль счетчика 16 координаты X равняется отношению

- , которое должно быть -целым числом, m

где F - количество обрабатываемых точек с одной строки видеоинформации.

Разрядность g регистра 18 и счетчика 16 координаты X равно числу log(G), округленному до целого в сторону большего значения. Выходные разряды счетчиков 15 и 16 координаты У и координаты X объединены в одну адресную шину, определяющую текущий адрес m-fc-разрядной ячейки в группе 7 блоков памяти, в которую записано или из которой считано m k-разрядное слово во время цикла обмена информацией

с ЭВМ.

Аналогично загружается информация о ширине фрагмента. В этом случае ЭВМ на выходную шину блока 32 сопряжения выставляет информацию о ширине фрагмента в двоично-дополнительном коде, т.е в виде отрицательного числа, определяющего количество циклов. обмена информации с ЭВМ при передаче одной строки фрагмента изображения. По сигналу на третьем управляющем выходе блока 32 сопряжения информация о ширине фрагмента записывается в регистр 19 и счетчик 17. Модуль и раэ

1915

рядность счетчика 17 ширины фрагмента совпадает с модулем и разрядностью счетчика 16 координаты X.

Перевод устройства в режим передачи фрагмента изображения от памяти устройства в память ЭВМ производится при выработке активного уровня на первом управляющем выходе блока 32 сопряжения с ЭВМ и при программной на™ .стройке этого блока на прием информации от входной шины данных л записи ее в память ЭВМ по каналу прямого доступа.

Активный сигнал с первого управляющего выхода блока 32 сопряжения с ЭВМ подается на первый вход первого элемента И 25, открывая его, и через третий элемент ИЛИ 12 на второй вход второго элемента И 26, тоже открывая его. Кроме того, этот сигнал подается на второй вход блока 1 управления 5, а в этом блока - на второй вход шестого элемента И 47 (фиг.З), закрывая этот элемент,, -i на третий вход пятого элемента И 46„ который открывается,

После того как ЭВМ разрешает блоку 32 сопряжение работать в режиме прямого доступа к памяти, на восьмом управляющем выходе вырабатывается короткий сигнал Старт, лоторьй- поступает,на второй вход счетчика 71 заполнения и переводит ег: в исходное состояние. Кроме того,, сигнал Старт через открытый первый элемент И 25 и пятый элемент ИЛИ 34 пускает первый формирователь 23 импульсов. Данный формирователь вырабатывает импульсs длительность которого больше одногоs но меньше двух циклов обращения к памяти. Выработанный сигнал поступает на второй вход третьего элемента И 29: который в данный момент времени открыт сигналом высокого уровня, поступающим на его перзый вход от второго выхода первого триггера }0, Сиг нал с выхода третьего элемента и 29 через второй вход четвертого элемента ИЛИ 24 поступает на управляющий вход блока 32 сопряжения с ЭВМ, начиная тем самым процесс формирования сигнала Запуск цикла ПДП, которьм по заднему фронту запустит цикл т ямого доступа к памяти. Кроме того, сигнал с выхода третьего элемента И 29 поступает на информационный вход первого триггера 30, который по ближайшему сигналу Конец обращения, выра

o

5

0

6

Л1

15

50

45

6820

батываемому на четвертом выходе блока 10 синхронизации и через элемент 33 задержки поступающему на тактовый вход триггера 30, переводится в еди- | ничное состояние. На втором выходе триггера 30 появляется сигнал низкого уровняf который, поступив на второй вход элемента И 29, запрещает проход сигнала с первого формирователя 23 импульсов на информационный вход первого триггера 30 и второй вход четвертого элемента ИЛИ 24. Однако формирование сигнала Запуск цикла ПДП на выходе элемента ИЛИ 24 продолжается, так как на его третьем входе появляется сигнал высокого уровня (сигнал Обмен) от первого выхода триггера 30. Данный сигнал, кроме того, поступает на первый управляющий вход коммутатора 12 адреса и в независимости от сигнала Рам- ;са 9 поступающего на его второй управляющий вход, к адресным входам блоков памяти группы 7 подключает выход сче счиков 15 и 16, координаты У координаты X, Сигнал Обмен поступает и на первый вход блока 11 управления, а в этом блоке - на третьи входы восьмого 49 и одиннадцатого 52 элементов И и закрывает их, на вторые входы пятого 46 и седьмого 48 элементов И и открывает их и на первый вход закрытого шестого элемента И 47. В течение очередного цикла обращения к памяти из блоков памяти группы 7 считывается k m-разрядное слов информации по адресу, определяемому содержимым счетчиков 16 и 15 координаты X и координаты У (фиг.1). В конце цикла обращения к памяти сигнал Конец обращения от четвертого выхода блока 10 синхронизация поступает на вход элемента 33 задержки и на пятый вход блока 11 управления. В этом блоке сигнал Конец обращения проходит через открытые пятый 46 и седьмой 48 элементы И, а также девятый элемент И 50, который открыт только тогда, если сигнал Рамка активен. С выхода пятого элемента И 46 сигнал Конец обмена поступает на вход шестого элемента ИЛИ 53, с выхода которого или с второго выхода блока 11 управления (фиг,1) поступает на вторые управляющие входы буферных регистров группы 6 и по параллельным входам записывает в эти регистры только что в группе 7 блоков памяти считанную

211

информацию, так как информационные выходы группы 7 блоков памяти в данный момент подключены к параллельным входам группы 6 буферных регистров через группу 5 коммутаторов данных, а на управляющих входах последних отсутствует активный уровень управляющего сигнала. Если во время появлени сигналы Обмен, Рамка активны, то сигнал Конец обращения с выхода девятого элемента И 50 (фиг.З) или из четвертого выхода блока 11 управления (фиг.1) поступает на первый вход счетчика 13 адреса и увеличивает его содержимое на единицу. Кроме того, сигнал Конец обращения с выхода седьмого элемента И 48 (фиг.З) или с шестого выхода блока 11 управ

ления (фиг.1) поступает на первые вхо- овторой вход третьего элемента И 29

ды счетчика 16 координаты X и счетчи-и подготавливает триггер 30 к приему

ка 17 ширины фрагмента и увеличиваетследующего сигнала от первого формиих содержимое на единицу. Если прирователя 23 импульсов, увеличении содержимого счетчика 17 Длительность импульса, вырабатыширины фрагмента происходит его пере-25ваемого первым формирователем 23,

полнение, что означает, что переданы все слова текущей строки фрагмента изображения, то импульс переполнения с его выхода поступает на первый вход счетчика 15 координаты У, увеличивая его содержимое на единицу, и на вторые входы первого 20 и второго 21 элементов ИЛИ. С выхода первого элемента ИЛИ 20 данный импульс поступает на второй вход счетчика 17 ширины фрагмента и по информационному входу загружают его информацией о начальной ширине фрагмента, хранимой в регистре 29. Аналогично импульс переполнения с выхода второго элемента ИЛИ 21 поступает на второй вход счетчика 16 координаты X и загружает его информацией о начальной координате левого края фрагмента от регистра 18 координаты X. Следовательно, по сигналу Конец обращения, поступающему от шестого выхода блока 11 управления на входы счетчиков 15 и 17 координаты X и ширины фрагмента, содержимое счетчиков 15 и 16 координаты У и координаты X модифицируется таким образом, что, если обработана не вся текущая строка фрагмента изображения то формируется адрес следующего слова в этой строке, т.е. содержимое счетчика 15 не меняется, а содержимое счетчика 16 увеличивается на единицу. Если передана вся текущая строка фрагмента изображения, то форми

22

руется адрес первого слова в следующей строке фрагмента, т.е. содержимое счетчика 16 координаты X принимает значение левого края фрагмента, а содержимое счетчика 15 координаты У увеличивается на единицу.

С выхода элемента 33 задержки задержанный сигнал Конец обращения поступает на тактовый вход первого триггера и переводит его в нулевое состояние, так как на его информационном входе в этот момент времени нет сигнала высокого уровня. Выра- 5 батываемый первым триггером 30 сигнал Обмен, продолжительность которого равна одному циклу обращения к памяти, заканчивается. Сигнал с второго выхода триггера 30 поступает на

должна быть больше продолжительности одного, но меньше двух циклов обращения к памяти для того, чтобы триггер 30 гарантированно срабатывал по сигналу Конец обмена и чтобы не мог сработать повторно, так как сигнал Конец обмена появляется асинхронно, по сравнению с импульсом первого формирователя 23. Задержка сигнала Конец обмена на элементе 33 необходима для того, чтобы по этому сигналу еще до окончания действия сигнала Обмен успешно произошла модификация адреса на счетчиках J5 и 16 координаты У и координаты X.

Так как сигнал Обмен, поступающий на третий вход четвертого элемента ИЛИ 24 закончился, то одновременно закончился процесс формирования

сигнала Запуск цикла ПДП, По заднему фронту этого сигнала, поступающего на управляющий вход блока 32 сопряжения с ЭВМ, в этом блоке начинается цикл прямого доступа к памяти ЭВМ и информация с последовательных выходов буферных регистров группы 6 через входную шину данных передается в память ЭВМ.

В конце цикла прямого доступа к

памяти ЭВМ на седьмом выходе блока 32 сопряжения появляется короткий сигнал Конец цикла ПДП, который поступает на первые управляющие входы буферных регистров группы 6 и по

заднему фронту передвигает пкфорь а- цию, хранимую в этой группе на га раз рядов. Таким образом, на последоиа тельных выходах буферных регистров группы 6 появляются следующие r, k- разрядных точек информации. Сигнал / Конец цикла ПДП поступает также hd вход второго формироватэля 28 импуяь ,сов и через открытый второй элемент И 26 на первый вход счетчико 27 заполнения памяти, увеличивая его содержимое на единицу. По заднему фооч ту сигнала Конец цикла ПДП1 t тором формирователь 28 вырабатывает ии пульс, длительность которого достаточна для подготовки блока 32 сспоя кения с ЭВМ к новому шлклу прямо О доступа к памяти ЭВМ. Этот i. шпуль с через четвертый элемент ИЫ) l not-1, пает на управляющий вхсд блока 32 со пряжения в качестве сигнала .к цикла ПДП по окончании- которого за пускается новый цикл прямого доступ к памяти ЭВМ и очередная пгрц информации передается от последователь ных выходов буферных регистров гр/п пы 6 через входную шину блокз 32 со пряжения в память ЭВМ- В конце очередного цикла прямого к ir; ти ЭВМ на седьмом упрсвпяюцо 1 выходе блока 32 сопряжения иьпнь ьырэба ывё: ется сигнал Конеп чин ia ПДП и дапше процедура передачи -iFtbo зцкп по вторяется до тех пор,, т еж а не ьесо- поляится. счетчик 7 знлолчг;ш я паия ти, т,е. пока не сч .ок.а вся илфигм.г цияг которая записана буфер 1ые регистры группы 6,

Во время передачи ч формации с ч буферных регистроь группы 6 s. .ai с т , ЭВМ в режиме прямого дсстз пч чаы ти, пока не вырабатывается счгнал Обмен на выходе первого триггера 30, блоки памяти группы 7 -J сдвиге вые регистры группы 4 работают аналогично, как и в pei ve хрзчени ил формации, т.е. из группы 7 блоко памяти считываются lour-разрядные его ва по адресу счетчика 13 сдреса или счетчика 14 регенерации л информация аналогично режиму храьеьмя OTOUO жается на экране блокс; 9 видгогонт роля, В конце цикла иря км о дос тупа к памяти ЭВМ сигнал Конец цик - ла ПДП переполняет счетчик 27 заполнения памяти и содержимое его становится равным нулю. Импуньс пер; полнения с выхода счегчйкл 27 егспятый эпеменг ИЛИ 34 запускает пер- ньш формирователь 23 импульсов. Импульс с выхода этого формирователя поступает на информационный вход первого триггера 30 и второй вход четвертого элемента ИЛИ 24, задерживая задний фронт сигнала Запуск цикла ПДП начатого импульсом от второго

, формирователя 28, По ближайшему сигналу Конец обращения, поступающему на тактовый вход первого триггера 30 зноьь вырабатывается сигнал 06- м т, который на продолжительность

K од-10го цикла обращения к памяти устройства прекращает обычный режим хра- нснил хи-чормации и во время действия которого k« пграсрядное слово информации j находящееся по адресу, опредеу ленному счетчиками 16 и 17 координаты X и коооцинагы У, считывается из блоков памяти группы 7 и через груп- гы 5 компутаторов данных по парал аеяьвым входам записывается в буфер

-, иые регистры группы 6. В корце данного цикла вновз модифицируется со- держимое сче1 чилов 15 и 17 координаты У, координаты X и ширины фрагмента /pot-.e того, сигнал Обмен, посту; иивл ий на третий вход четвертого элемента ИЛИ 24, задерживает появление згдгего фронта сигнала Запуск цикла ЬДП1 1 до конца очередного цикла обра тения к памяти устройства. Далее по . заднему фронту сигнала Запуск цикла ПДП внозо ка инаются очередные т циклов прямого доступа к памяти ЭВМ, по оторыи вновь передается последова- r«j -но л память ЭВМ содержимое буфер. РИХ регкотрог группы б, и процесс лередат-и инфор ции аналогично повторяется

Если чтирину передаваемого фрагмента определяет информация, записанная г в регистр 9 ширины фрагмента, то высота этого фрагмента зависит от программного устанавливаемого числа ЦИК-ЛОБ прямого доступа к паляти ЭВМ5 которое должно быть кратным числу го,

, Таким образо1-., высота фрагмента зависит от количестве информации, tiepe- дамюй в пз ятъ 3Bi.i по циклам прямо- ю доступаj а количество передаваемых циклов прямого доступа определяются программно,

После передачи последней порции Шбэорг- ации из группы 6 регистров гдььга в память ЭВг вырабатывается очередной cv г чал Ко:1рц цикла ПДП,

по которому второй формирователь 28 через четвертый элемент ИЛИ 24 формирует еще один сигнал Запуск цикла ПДП, но блок 32 сопряжения с ЭВМ не начинает больше циклов прямого доступа к памяти по- заднему фронту этого сигнала.

По окончании передачи фрагмента изображения от памяти устройства в память ЭВМ программно снимается активный уровень на первом управляющем выходе блока 32 сопряжения с ЭВМ и устройство полностью переводится в режим хранения информации.

Перевод устройства в режим передачи фрагмента изображения от памяти ЭВМ в собственную память производится при выработке активного уровня на втором управляющем выходе блока 32 сопряжения с ЭВМ и при программной настройке этого блока на считывание информации от памяти ЭВМ и выдачи ее на выходную шину данных блока 32 по каналу прямого доступа.

Активный сигнал с второго управляющего выхода блока 32 сопряжения с ЭВМ через третий элемент ИЛИ 22 поступает на вход второго элемента И 26 .и открывает его..

После того как ЭВМ разрешает блоку 32 сопряжения работать в режиме прямого доступа, на его восьмом управляющем выходе вырабатывается короткий сигнал Старт, который поступает на второй вход счетчика 27 заполнения памяти и его очищает. Одновременно блок 32 сопряжения вырабатывает первый цикл пря10

15

20

25

30

35

ется на г разрядов. Процесс последо вательной загрузки этих регистров продолжается до их полного заполнения информацией от ЭВМ, т.е. до переполнения счетчика 27 заполнения памяти. Импульс переполнения с выхо да этого счетчика аналогично, как и в предыдущем режиме работы, вырабатывает на первом выходе первого три гера 30 сигнал Обмен, который так же поступает на первый вход блока 11 управления. Так как в этом блоке в данном режиме отсутствует активный уровень сигнала от первого управляю щего выхода блока 32 сопряжения с ЭВМ, то пятый элемент И 46 является закрытым, а шестой элемент И 47 - открытым. Поэтому сигнал Обмен в блоке 11 управления проходит открытый шестой элемент И 47 и поступает на вход седьмого элемента ИЛИ 54, с выхода которого или с третьего выхода блока 1I управления этот сигнал поступает на вторые управляющие входы блоков памяти группы 7 и на очередном цикле обращения к памяти пере водит эти блоки в режим записи-инфор мации. Поэтому но время этого цикла обращения к памяти k m-разрядное сло во с параллельных выходов буферных регистров группы 6 записывается в группу 7 блоков памяти по адресу, вы рабатываемому счетчиками 15 и 16 координаты У и координаты X. В конце цикла обращения к памяти аналогично предыдущему режиму производится моди фикация содержимого счетчика 15 и 16 координат У и X. По окончании сиг

мого доступа к памяти, который в дан- о нала Обмен вновь начинаются циклы

ном случае начинается программно. В конце этого цикла ПДП информация, считанная с памяти ЭВМ, выставляется на выходной шине блока 32 и поступапрямого доступа к памяти и процесс, как и в предыдущем режиме, продолжается до тех пор,- пока не передан вес фрагмент изображения, разница лишь

50

ет на последовательные входы буферных 45 в том, что теперь информация сначала регистров группы 6. Сигналом Конец цикла ПЛП с седьмого выхода блока 32 сопряжения аналогично предыдущему режиму производится сдвиг информации в буферных регистрах группы 6, увеличение содержимого счетчика 27 заполнения и выработка сигнала Запуск цикла ПДП, который по заднему фронту запускает новый цикл прямого доступа памяти ЭВМ. Во время этого цикла очередное слово информации записывается по последовательным входам буферных регистров группы 6, а содержимое последних вновь сдвига55

последовательно заполняет буферные регистры группы 6, а потом параллельно переписывается в блоки памяти группы 7. После передачи фрагмента программно снимается активный сигнал на втором управляющем выходе блока 32 сопряжения с ЭВМ, и устройство возвращается в режим хранения инфорг мации.

Таким образом, предлагаемое устройство по сравнению с известным расширяются функциональные возможности за счет визуального наблюдения за информацией, хранимой в памяти устрой0

5

0

5

0

5

ется на г разрядов. Процесс последовательной загрузки этих регистров продолжается до их полного заполнения информацией от ЭВМ, т.е. до переполнения счетчика 27 заполнения памяти. Импульс переполнения с выхода этого счетчика аналогично, как и в предыдущем режиме работы, вырабатывает на первом выходе первого триггера 30 сигнал Обмен, который также поступает на первый вход блока 11 управления. Так как в этом блоке в данном режиме отсутствует активный уровень сигнала от первого управляющего выхода блока 32 сопряжения с ЭВМ, то пятый элемент И 46 является закрытым, а шестой элемент И 47 - открытым. Поэтому сигнал Обмен в блоке 11 управления проходит открытый шестой элемент И 47 и поступает на вход седьмого элемента ИЛИ 54, с выхода которого или с третьего выхода блока 1I управления этот сигнал поступает на вторые управляющие входы блоков памяти группы 7 и на очередном цикле обращения к памяти переводит эти блоки в режим записи-информации. Поэтому но время этого цикла обращения к памяти k m-разрядное слово с параллельных выходов буферных регистров группы 6 записывается в группу 7 блоков памяти по адресу, вырабатываемому счетчиками 15 и 16 координаты У и координаты X. В конце цикла обращения к памяти аналогично предыдущему режиму производится модификация содержимого счетчика 15 и 16 координат У и X. По окончании сигпрямого доступа к памяти и процесс, как и в предыдущем режиме, продолжается до тех пор,- пока не передан весь фрагмент изображения, разница лишь

в том, что теперь информация сначала

последовательно заполняет буферные регистры группы 6, а потом параллельно переписывается в блоки памяти группы 7. После передачи фрагмента программно снимается активный сигнал на втором управляющем выходе блока 32 сопряжения с ЭВМ, и устройство возвращается в режим хранения инфорг мации.

Таким образом, предлагаемое устройство по сравнению с известным расширяются функциональные возможности за счет визуального наблюдения за информацией, хранимой в памяти устройства, обмена информацией с ЭВМ по прямоугольным фрагментам изображения, обмена информацией не только в направлении от памяти устройства в память ЭВМ, но и в обратном направлении, надежной регенерации хранимой информации в памяти устройства и работы устройства как в автономном режиме, так и в синхронном с внешним видеосигналом режиме. Кроме того, в пред лагаемом устройстве снижено требование к быстродействию используемой па

мяти в m раз, где га пользуемых регистров

разрядность ис группы А. $

Формула изобретенья

0 5 ,.

0

5

0

элемента ИЛИ v является первым управляющим входом устройства, с прямым выходом второго триггера и с управляющими входами коммутаторов данных группы, с пятым выходом блока синхронизации и с вторым управляющим входом коммутатора адреса, с четвертым выходом блока синхронизации и с входом первого элемента задержки, выходы блока управления с первого по шестой соединены соответственно с вторыми управляющими входами регистров сдвига группы, с вторыми управляющими входами буферных регистров группы, с вторыми управляющими входами блоков памяти группы, со счетным входом счетчика адреса, со счетным входом .счетчика регенерации, со счетными входами счетчиков координаты X и ширины фрагмента, первый и второй информационные выходы видеоусилителя соединены соответственно с информационным .входом аналого-цифрового преобразователя и с входом блока синхронизации, первый выход которого соединен с тактовым входом аналого-цифрового преобразователя и с пертзыми управляющими входами регистров сдвига группы, второй и третий выходы блока синхронизации соединены соответственно с вторыми информационным входом формирователя видеосигнала и с первыми управляющими входами блоков памяти группы, вход сброса счетчика адреса соединен с шестым выходом блока синхронизации и с тактовым входом второго триггера, информационный вход второго триггера является шестым управляющим входом устройства, первые, вторые и третьи информационные входы коммутатора адреса соединены соответственно с выходами счетчика адреса, регенерации и коор- Динагы Уs координаты X, выходы каждого разряда аьалого-цифоового преобра- з от а тел я соединены соответственно с последовательными входами регистров сдвига группы последовательные выходы которых соединены с первым информационным рходом формирователя видеосигнала, выход которого соединен с входом блока вкдеокоцтроля, параллельный информационный выход регистров сдвига группы соединен с первым информационным входом коммутатора данных группы, выход коммутатора адреса соединен с адресными входами блоков памяти группы, параллельный вход каждого регистра сдвига группы соединен

с выходом блока памяти группы и с вторым информационным входом коммутатора данных группы, выход которого соединен с параллельным входом буферных регистров группы, параллельный выход которых подключен к информационному входу блока памяти группы, второй вход третьего элемента ИЛИ является вторым управляющим входом устройства, первый вход первого элемента ИЛИ является третьим управляющим входом устройства и соединен с управляющим входом регистра ширины формата, первый вход второго элемента ИЛИ является четвертым управляющим входом устройства и соединен с управляющим входом регистра координаты X, вход параллельной записи счетчика координаты У является пятым управляющим входом устройства, выходы первого и второго элементов ИЛИ соединены соответственно с входами параллельной записи счетчиков ширины фрагмента и координаты X, информационные входы счетчиков координаты X и ширины фрагмента соединены соответственно с выходами регистров координаты X и ширины фрагмента, выход счетчика ширины фрагмента соединен с вторыми входами первого и второго элементов ИЛИ и со счетным входом счетчика координаты У, информационный вход счетчика координаты У соединен с информационными входами регистров координаты X и ширины фрагмента, с информационным входом буферных регистров группы и является информационным входом устройства, первые управляющие входы буферных

45

регистров группы соединены с первым 40 Ресный вход которого подключен к па- входом второго элемента И, с входом второго формирователя импульсов и являются седьмым управляющим входом устройства, выход четвертого элемента ИЛИ является управляющим выходом устройства, первый вход четвертого элемента ИЛИ соединен с выходом второго формирователя импульсов, второй вход четвертого элемента ИЛИ соединен с выходом третьего элемента И и с информационным входом первого триггера, тактовый вход которого соединен с выходом первого элемента задержки, вта- рой вход первого элемента И соединен с входом сброса счетчика заполнения памяти и является восьмым управляющим входом устройства, выход второго элемента И соединен со счетным входом счетчика заполнения памяти, выход пер50

55

раллельному выходу счетчика слов в строке, выходной регистр, тактовый вход которого подключен к выходу переполнения счетчика точек в слове, к счетному входу счетчика слов в стро ке и к тактовому входу третьего триггера, первый, второй и третий информационные выходы выходного регистра являются соответственно вторым, пятым и шестым выходами блока синхронизации, выход переполнения счетчика слов в строке соединен со счетным входом счетчика строк в кадре, выход которого соединен с входом первого дешифратора, выход которого подключен к второму адресному входу второго дешифратора, выход второго дешифратора соединен с информационным входом выходного регистра.

5

0

5

0

5

вого элемента И соединен с вторым входом пятого элемента ИЛИ, выход которого соединен с входом первого формирователя импульсов, первый вход пятого элемента ИЛИ соединен с выходом счетчика заполнения памяти, второй вход второго элемента И соединен с выходом третьего элемента ИЛИ.

Ресный вход которого подключен к па-

раллельному выходу счетчика слов в строке, выходной регистр, тактовый вход которого подключен к выходу переполнения счетчика точек в слове, к счетному входу счетчика слов в строке и к тактовому входу третьего триггера, первый, второй и третий информационные выходы выходного регистра являются соответственно вторым, пятым и шестым выходами блока синхронизации, выход переполнения счетчика слов в строке соединен со счетным входом счетчика строк в кадре, выход которого соединен с входом первого дешифратора, выход которого подключен к второму адресному входу второго дешифратора, выход второго дешифратора соединен с информационным входом выходного регистра.

Фт.г

ОтОт

ff/Ll

5л. ,4 Mfa.7

.//, T 10

О/л От JO fa.lO

K$A.t

8ых.§5 .д... JULO И Р ПППППП НИМ /; п ппппп ппппгш с л LJLJLJLn JLJLJLвых. Ј/тлгпг1г гг 1пг unrirn hriririjnrTr rnrn

8ш. 59 JLJUJUJLJI|4 Вых. 57-

чь

8ш.58

Фиг.4

чь

Фаг.5

V

tr

,«Ч

io . a© es%