Устройство для приема сигналов с импульсной модуляцией Советский патент 1990 года по МПК H04B1/06 

та, можно представить

К

Ч

6аЈ (cf),

Йропорциональные текущим значениям дисперсии сигналов на входе соответствующих формирователей порогового уровня сравнения.

Текущие значения сигналов порогового уровня сравнения с выхода блоков 20 масштабирования формирователей |5 и 14 запоминаются в запоминающих флоках 21, и с выхода первого форми- йователя 14 порогового уровня сравнения сформированный в нем описанным образом сигнал поступает на устано- ночный вход первого порогового решающего блока 7, а с выхода второго фор|}4ирователя 15 порогового уровня сравнения сформированный в нем описанным образом сигнал поступает на установочный вход второго порогового решающего блока JO.

Управление работой накапливающих сумматоров 19 и запоминающих блоков 21 осуществляется синхронизирующими импульсами, формируемыми формирователем 16, который при поступлении на |его вход передних фронтов сигналов b импульсной модуляцией формирует так- (говые синхронизирующие импульсы, поступающие через ключ 17 управления на соответствующие синхронизирующие BXO ы накапливающих сумматоров 19 и за- Ьоминающих блоков 21, а также синхронизирующие импульсы считывания, поступающие на считывающие синхронизирующие входы запоминающих блоков 21. Йри этом управляющие импульсы с выхо да инвертированного формирователя 11 управляющих импульсов поступают на разрешающий управляющий вход ключа 17 управления, который остается от-, крытым, пропуская тактовые синхронизирующие импульсы с выхода формирователя 16 на тактовые синхронизирующие входы накапливающих сумматоров 19 и запоминающих блоков 21.

Поскольку текущие значения дисперсий сигналов на входах формирователей 14 и 15 порогового уровня сравнения пропорциональны дисперсии сигнала на входе устройства для приема и обработки сигналов с импульсной модуляцией, то в формирователях 14 и 15 осуществляется адаптация пороговых уровней сравнения к дисперсии входного сигнала при его нестационарности и происходит снижение вероятностей пропуска недостоверных выборок и ложной отбраковки достоверных выборок. При появлении в последовательности

Q 5 0

с 5 Q 5

5

0

0

выборок входного сигнала выборок, искаженных произвольным числом следующих подряд аномальных ошибок, и, следовательно, появлении управляющих импульсов на выходе формирователя 8 эти импульсы поступают на запрещающий управляющий вход вторбго ключа 4 и на разрешающий управляющий вход первого ключа 3, устанавливая известным образом переключатель 6 в положение, при котором он пропускает на выход устройства для приема и обработки предсказанные значения сигнала с выхода блока 12. Одновременно управляющие импульсы с выхода формирователя 8 поступают на запрещающий управляющий вход ключа 17 управления, кото.рый при этом не пропускает сформированные в формирователе 16 тактовые синхронизирующие импульсы на тактовые синхронизирующие входы накапливающих сумматоров 19 и запоминающих блоков 21, тем самым прекращается формирование новых значений пороговых уровней сравнения в формирователях 14 и 15 и в запоминающих устройствах 21 формирователей 14 и 15 сохраняются последние значения пороговых уровней сравнения, сформированные до появления аномальных ошибок на входе устройства для приема и обработки сигналов с импульсной модуляцией .

Таким образом, при появлении в последовательности выборок входного сигнала аномальных ошибок формирование пороговых уровней сравнения в формирователях 14 и 15 не производится, и при поступлении с выхода формирователя 16 синхронизирующих импульсов на установочный вход второго порогового решающего блока 10 считывается сформированная из предшествующих неискаженных выборок входного ароцесса величина порогового уровня сравнения, хранящаяся в запоминающем блоке 21 второго формирователя 15 порогового уровня сравнения. Эта величина известным образом сравнивается в пороговом блоке 10 с сигналом на выходе первого ключа 3.

После окончания пакета искаженных выборок входного сигнала и, соответственно, при появлении управляющего импульса На выходе инвертированного формирователя 1 1 управляющих импульсов переключатель 6 известным образом устанавливается в положение, при котором он пропускает на выход устройства для приема и обработки задержанную блоком 5 последовательность выборок входного сигнала, при этом второй

ключ 4 отпирается и пропускает от,-

фильтрованный в блоке 1 входной сигнал на сигнальный вход первого порогового решающего блока 7, а первый ключ 3 запирается, не пропуская разность соседних значений сигнала с вы- хода блока 2 на сигнальный вход второго порогового решающего блока 10. Одновременно управляющий импульс с выхода инвертированного формирователя 11 управляющих импульсов поступа- ет на решающий управляющий вход ключа 17 управления, который при этом отпирается, пропуская формируемые в формирователе 16 тактовые синхронизирующие импульсы на тактовые синхро- визирующие входы накапливающих сумматоров 19 и запоминающих блоков 21 формирователей 1А и 15 пороговых уровней сравнения. Таким образом,

сказания значений сигнала, выход которого подключен к второму сигнальному входу переключателя и к входу фильтра нижних частот, выход которого являетс одним выходом устройства, другим выЬ ходом является выход переключателя, при этом выход формирователя управляющих импульсов соединен с разрешающим управляющим входом первого ключа и с запрещающим управляющим входом второго ключа, а выход инвертированного формирователя управляющих импульсов соединен с запрещающим управляющим входом первого ключа и с разрешающим управляющим входом второго ключа, отличающееся тем, что, с целью повышения помехоустойчивости, введены первый формирователь порогового уровня сравнения, второй формирователь порогового уровня сравнения , формирователь синхронизирующих импульсов и ключ управления, причем каждый-из формирователей порогового

Изобретение относится к радиотехнике. Цель изобретения - повышение помехоустойчивости. Устройство содержит блок 1 фильтрации входного сигнала, блок 2 формирования разности соседних значений сигнала, ключи 3 и 4, блок задержки 5, переключатель 6, пороговые решающие блоки 7 и 10, формирователь (Ф) 8 управляющих импульсов, эл-т ИЛИ 9, инвертированный Ф 11 управляющих импульсов, блок 12 предсказаний значений сигнала, фильтр 13 нижних частот, Ф 14 и 15 порогового уровня сравнения, состоящие каждый из блока 18 формирования модуля текущей разности, накапливающего сумматора 19, блока 20 масштабирования и запоминающего блока 21, а также содержит Ф 16 синхронизирующих импульсов и ключ 17 управления. При появлении в последовательности выборок входного сигнала выборок, искаженных произвольным числом следующих подряд аномальных ошибок, ключ 17 не пропускает сформированные в Ф 16 импульсы на тактовые входы сумматоров 19 и запоминающих блоков 21, прекращая формирование новых значений пороговых уровней сравнения в Ф 14 и 15 и сохраняя те последние значения, которые были до появления аномальных ошибок. Цель достигается введением Ф 14, 15 и 16 и ключа 17. 1 ил.

после окончания пакета искаженных вы- 25 уровня сравнения содержит последова- борок входного сигнала в формировате- тельно соединенные блок формирования

модуля

щий

лях 14 и 15 продолжается описанным образом формирование текущих величин пороговых уровней сравнения, которые поступают на установочные входы пороговых решающих блоков 7 и 10.

При поступлении на вход устройства для приема и обработки сигналов с импульсной модуляцией последующих выборок входного сигнала оно работает описанным образом.

Формула изобретения

Устройство для приема сигналов с импульсной модуляцией, содержащее блок фильтрации входного сигнала,, блок формирования разности соседних значений сигнала, первый и второй ключи, блок задержки, вход которого является входом устройства, а выход подключен к первому сигнальному входу переключателя, последовательно соединенные первый пороговый решающий блок и формирователь управляющих импульсов, выход которого соединен с первым входом элемента ИЛИ, последовательно соединенные второй пороговый решающий блок и инвертированный формирователь управляющих импульсов, выход которого соединен с вторым входом элемента ИЛИ, выход которого соединен: с управляющим входом переключателя, выход которого соединен с входом пред30

35

текущей разности, накапливаю- сумматор, блок масштабирования и запоминающий блок, при этом входы блока фильтрации входного сигнала и блока формирования разности соседних значений сигнала соединены соответственно с входами блока задержки и формирователя синхронизирующих импульсов выход которого соединен со считывающими синхронизирующими входами запоми нающих блоков и сигнальным входом ключа управления) разрешающий управляющий вход которого соединен с вы- 40 ходом формирователя управляющих им- пуЛьсов, запрещающий управляющий вход с выходом инвертированного формироват теля управляющих импульсов, а выход - с тактовыми синхронизирующими входами накапливающих сумматоров и запоминающих блоков, при этом выход блока филь трации входного сигнала соединен с сигнальным входом второго ключа, выход которого соединен с сигнальным входом первого порогового решающего блока, и с входом блока формирования модуля текущей разности первого формирователя порогового уровня сравнения, выход запоминающего блока которого соединен с установочным входом первого порогового решающего блока, выход блока формирования разности соседних значений сигнала соединен с сигнальным входом первого ключа, вы45

50

55

модуля

щий

0

5

текущей разности, накапливаю- сумматор, блок масштабирования и запоминающий блок, при этом входы блока фильтрации входного сигнала и блока формирования разности соседних значений сигнала соединены соответственно с входами блока задержки и формирователя синхронизирующих импульсов, выход которого соединен со считывающими синхронизирующими входами запоминающих блоков и сигнальным входом ключа управления) разрешающий управляющий вход которого соединен с вы- 0 ходом формирователя управляющих им- пуЛьсов, запрещающий управляющий вход- с выходом инвертированного формироват теля управляющих импульсов, а выход - с тактовыми синхронизирующими входами накапливающих сумматоров и запоминающих блоков, при этом выход блока фильтрации входного сигнала соединен с сигнальным входом второго ключа, выход которого соединен с сигнальным входом первого порогового решающего блока, и с входом блока формирования модуля текущей разности первого формирователя порогового уровня сравнения, выход запоминающего блока которого соединен с установочным входом первого порогового решающего блока, выход блока формирования разности соседних значений сигнала соединен с сигнальным входом первого ключа, вы5

0

5

111538256J2

ход которого соединен с сигнальныммирователя порогового уровня еравневходом второго порогового решающегония, ззыход запоминающего блока котоблока, и с входом блока формированиярого соединен с установочным входом

модуля текущей разности второго фор™второго порогового решающего блока.