Устройство для моделирования дискретного канала связи Советский патент 1990 года по МПК H04L17/02 

1

(21)4388288/24-Q9

(22)04.03.88

(46) 30.01.90. Вюл. № 4

(71)Московский электротехнический институт связи

(72)А.Н. Ларьков, С.Р. Розанов, Б.II. Хромой и В.Б. Шестаков

(53)621.396.66 (088,8)

(56)Авторское свидетельство СССР № 720774, кл. Н 04 L 17/02, 1979.

(54)УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ ДИСКРЕТНОГО КАНАЛА СВЯЗИ

(57)Изобретение относится к области электросвязи. Цель изобретения - повышение точности моделирования статики ошибок реальных каналов связи. Для достижения цели в устройство введены дополнительные n-входовые элементы И 5, два шифратора 7 и 21, мультиплексор 8, дешифратор 10, регистр II сдвига, г-р 12 равновероятных символов, четыре блока 13-16 сравнения, элементы ИЛИ 19, 20. Действие устройства основано на простой марковской модели с тремя состояниями. В каждом такте осуществляется разыгрывание нового состояния с учетом состояния системы на предыдущем гааге и в соответствии со значениями матрицы переходных вероятностей, описывающей нужную модель. В свою очередь, каждому состоянию соответствует конкретное значение вероятности ошибки. Т.обр., возможно появление одного из трех событий: С0 - система находится в нулевом состоянии; С, - система

(Л

Изобретение относится к области электросвязи. Цель изобретения - повышение точности моделирования статики ошибок реальных каналов связи. Для достижения цели в устройство введены дополнительные N-входовые элементы И 5, два шифратора 7 и 21, мультиплексор 8, дешифратор 10, регистр 11 сдвига, г-р 12 равновероятных символов, четыре блока 13-16 сравнения, элементы ИЛИ 19, 20. Действие устройства основано на простой марковской модели с тремя состояниями. В каждом такте осуществляется разыгрывание нового состояния с учетом состояния системы на предыдущем шаге и в соответствии со значениями матрицы переходных вероятностей, описывающей данную модель. В свою очередь, каждому состоянию соответствует конкретное значение вероятности ошибки. Т.обр., возможно появление одного из трех событий: C₀ - система находится в нулевом состоянии

C₁ - система находится в 1-м состоянии

C₂ - система находится во 2-м состоянии. Совершение каждого события фиксируется по попаданию случайного числа в один из участков ΔI, на которые разбивается интервал (0,1). Длина участка ΔI равна вероятности появления этого события. 1 ил., 1 табл.

СЛ 45

О О

ю

оэ

ходится в 1-м состоянии; С2 - система находится во 2-м состоянии Совершение каждого события фиксируется по попаданию случайного числа в один из

Изобретение относится к электросвязи, в частности к устройствам моделирования дискретных каналов связи.

Цель изобретения - повышение точности моделирования статистики ошибок реальных каналов связи.

На чертеже представлена структурная электрическая схема устройства для моделирования дискретного канала связи.

Устройство для моделирования дискретного канала связи содержит генератор 1 аналогового шума, ограничитель 2, первый регистр 3.сдвига, первый и второй n-входовые элементы И 4, дополнительные n-входовые элементы И 5, первьй элемент ИЛИ 6, первый шифратор 7, мультиплексор 8, второй регистр 9 сдвига, дешифратор 10, третий регистр 11 сдвига, генератор 12 равновероятных символов, первьй 13, второй 14, третий 15 и четвертый 16 блоки сравнения, элемент 2И 17, второй элемент ИЛИ 18, третий ИЛИ 19 и четвертый 20 элементы ИЛИ, второй шифратор 21 и сумматор 22.

Устройство работает следующим образом.

Действие устройства основано на простой марковской модели с тремя сое1 тояниями. В каждом такте осуществляется разыгрывание нового состояния с учетом состояния системы на предыдущем шаге и в соответствии со значениями матрицы переходных вероятностей описывающей данную модель. В свою оче редь каждому состоянию соответствует конкретное значение вероятности ошибки. Таким образом, возможно появление одного из трех событий; С0 - система находится в нулевом состоянии;

Ct - система находится в первом состоянии;

С % - система находится во втором состоянии.

Совершение каждого события фиксируется по попадании случайного числа в один из участков Л г, на которые раз-1

участков дг, на которые разбивается интервал (0,1)..Длина участка д равна вероятности появления этого со- iбытия. 1 ил., 1 табл.

бивается интервал 0,1. Длина участка Лi равна вероятности появления события.

Регистрация факта попадания осуществляется блоками 13-16 сравнения, каждый из которых решает логическое уравнение:

0

5

0

5

0

5

0

5

Z (V U,), где Z - логическая переменная;

i - случайное число из совокупности чисел с равномерным распределением в интервале 0,1J; Uj - константа, соответствующая ,

данному состоянию.

Аналоговый шум генератора 1 ограничивается по амплитуде. В результате на выходе ограничителя 2 имеет место случайная двухуровневая последовательность импульсов со случайными длительностями положительных и отрицательных импульсов. Полученная последовательность поступает на зход первого регистра 3 сдвига, тактируемого импульсами с периодом, равным периоду тактовой чёстоты передаваемого сообщения. В результате на любом выходе первого регистра сдвига 3 получается случайная последовательность нулей и единиц. Если период импульсов продвижения больше или равен интервалу корреляции аналогового шума, то символы на двух, стоящих рядом, выходах независимы. Таким образом, в первом регистре 3 сдвига, состоящем из п , ячеек, в любой момент времени вписывается п-значная, случайная последовательность. Эта последовательность подводится к первому, второму п-вхо- довым элементам И 4 и дополнительным n-входовым элементам И 5, алгоритм функционирования которых определяется сигналами второго шифратора 21,

На выходе.(первого элемента ИЛИ 6 формируется случайная последовательность импульсов, средняя частота и пакетирование которых определяется вторым шифратором 21 в зависимости от значения вероятности ошибки вы ранного мультиплексора 8 под воздействием управляющего сигнала.

Эта последовательность импульсов соответствует математической модели, в основу которой положено представле ние огибающей запирающего сигнала в виде вероятного дискретного автомата, для описания которого использована простая цепь Маркова, и поступает на первый вход сумматора 22, осуществляющего ее суммирование с информационными потоками. На выходе сумматора 22 получаем искаженную информационную последовательность в соответст- вии с математической моделью, описывающей заданный тип дискретного канала связи.

Управление мультиплексором 8 реализовано следующим образом. С выхода генератора 12 равновероятных символов равновероятная последовательность нулей и единиц поступает на второй вход второго регистра 9 с частотой дискретизации (:РлиСкр, ). В результате на выходе второго регистра 9 получают равномерно распределенную в интервале от 0 до 1 последовательность чисел, которая поступает на блоки 13- 16 сравнения. При этом на вторых вхо- дах схем сравнения присутствуют сигналы, соответствующие приведенным значениям переходных вероятностей. Однако результат сравнения выдается лишь тем блоком сравнения, ка разрешающем входе которой присутствует сигнал высокого уровня. Сигналы разрешения формируются в дешифраторе 10 под воздействием кода числа, установленного в третьем регистре 11 сдвига на преды дущем цикле. Первоначально третий регистр 11 устанавливается в нулевое состояние путем подачи уровня 1 на вход Начальная установка, при этом с дешифратора 10 снимается сиг- нал, разрешающий работу первого блока 13 сравнения,

В результате работы первого блока 13 на его выходах получается информа- ция о соотношении входных величин. Если значение приведенной переходной вероятности больше значения случайного числа с выхода второго регистра 9, то на первом выходе первого блока 13 формируется сигнал логической едини- цы, поступающей на первый вход второго элемента ИЛИ 18. В другом случае уровень логической единицы формируется на втором ; выходе первого блока

g

0 5 о 0 5

5

13 и поступает на первый вход третьего элемента ИЛИ 19. Таким образом, на входы первого шифратора 7 поступает код числа, соответствующий результату сравнения. Это число запоминается в третьем регистре сдвига I1 для управления работой мультиплексора 8 и обеспечения правильного функционирования схем сравнения в следующем цик- ле0

После обработки этого числа дешифратором 10 может быть разрешена работа блоков 13-15. Если разрешение на работу получил первый блок 13 сравнения, цикл повторяется. Если разрешение получено блоками 14 и 15, то результат сравнения может быть следующим.

Если значение приведенной переходной вероятности на входе второго блока 14 больше значения случайного числа с выхода второго регистра 9, полученного в этом цикле, то на первом выходе второго блока 14 формируется сигнал с уровнем 1, поступающий на второй вход второго элемента ИЛИ 18.

Если значение приведенной переходной вероятности на входе второго блока 14 меньше или равно значению случайного числа, а значение приведенной переходной вероятности на входе третьего блока 15 больше значения случайного числа, то на первом и втором входах элемента 2й 17 одновременно- присутствуют сигналы 1, поступающие на второй вход третьего элемента ИЛИ 19. Если значение приведенной переходной вероятности на входе третьего блока 15 меньше или равно значению случайного числа, то на втором выходе третьего блока 15 появляется сигнал с уровнем 1, поступающий на первый вход четвертого элемента ИЛИ 20е

Таким образом, на вход первого шифратора 7 поступает код числа, соответствующий результату сравнения , в зависимости от которого в следующем цикле возможно разрешение работы также и четвертого блока 16, работающего аналогично первому блоку 13,

Определение значений приведенных переходных вероятностей и вероятностей ошибки в состояниях осуществляется в соответствии с принятой математической моделью, для описания которой использована простая цепь Маркова. Вероятность ошибки на выходе устройства в зависимости от соответству-

ющего значения кода на выходе второго шифратора 21 приведена в таблице,

Формула изобретения

Устройство для моделирования дискретного канала связи, содержащее, последовательно соединенные генератор аналогового шума, ограничитель и первый регистр сдвига, первый и BTOрой n-входовые элементы И, первый элемент ИЛИ, входы которого, соединены с выходами первого и второго п-входо- вых элементов И, сумматор-, выход которого является выходом устройства, второй регистр сдвига, второй элемент ИЛИ, элемент 2И, отличающее- с я тем, что, с целью повышения точности моделирования статистики ошибок реальных каналов связи, в него

введены дополнительные п-входовые элементы И, п-1 входы n-входовых элементов И соединены с выходами первого регистра сдвига, а выходы - с входами первого элемента ИЛИ, выход которого соединен с первым входом сумматора, второй вход которого является первым входом устройства, последовательно соединенные первый шифратор, третий регистр сдвига, второй вход которого

5

0

J

5

0

5

объединен с первым входом второго регистра сдвига и является вторым входом устройства, мультиплексор, второй шифратор, соответствующие выходы которого соединены с соответствующими входами всех n-входовых элементов И, дешифратор, вход которого соединен с выходами третьего регистра сдвига, генератор равновероятных символов, вход которого-соединен с первым входом второго регистра сдвига, а выход соединен с вторым входом второго регистра сдвига, первый, вто- .рой, третий, четвертый блоки сравне- .ния, первые входы которых соединены с выходами второго регистра сдвига, а разрешающие входы соединены соответственно: первого блока сравнения - с первым выходом дешифратора, второго и третьего блоков сравнения - с вторым выходом дешифратора и четвертого блока сравнения - с третьим выходом дешифратора, при этом первые выходы первого и второго блоков сравнения соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход которого подключен к первому входу первого шифратора, а второй выход второго блока сравнения и первый выход третьего блока сравнения соединены соответственно с первыми вторым входами элемента -2И, третий элемент ИЛИ, первый, второй, третий входы которого соединены соответственно с , вторым выходом первого блока сравнения, выходом элемента 2И, и первым входом четвертого блока сравнения, а .выход соединен ic вторым входом первого шифратора, и четвертый элемент ИЛИ, первый и второй входы которого соединены соответственно с вторыми входами третьего и четвертого блоков сравнения, а выход соединен с третьим входом первого шифратора.