Демодулятор фазоманипулированных сигналов с компенсацией помех Советский патент 1990 года по МПК H04L27/22 

Звездочки означают, что в форму- 4Q ле (2) в качестве сигнала и помехи берутся их оцениваемые значения S (t) и i(t), а числовые индексы j 1,2 означают, что соответствующие оценки получают с помощью фильтрации при зна-д чении дискретного параметра 6j 1 или 0j -1, т.е. при приеме сигнала S,(t) или Sa(t). Например, S(t) - это оценка сигнала, полученная в блоке 7 (фиг.1), формирующем оценку при 0, 1, a S(t) - оценка сигнала при условии, что Qi -1. I

Учитывая, что обычно время корреляции непрерывно, параметры сигнала будут неизменны. Это позволяет считать, что S(t) -S(t), а энергии сигналов S,(t) и Si(t; одинаковы. Тогда (2) можно представить в виде

Изобретение относится к радиотехнике. Цель изобретения - повышение помехоустойчивости при воздействии аддитивных помех с быстрыми и медленными изменениями параметров. Демодулятор содержит блоки оценки 1 и 4 помех, фазовращатель 2, блок управления (БУ) 3, вычитающие блоки 5 и 8, блок выделения (БВ) 6 оценок, блок оценки 7 сигнала, сумматоры 9 и 11, перемножитель 10, интегратор 12, решающий блок 13, вычислительный блок 14 и блок синхронизации 15. Цель достигается введением БУ 3, предназначенного для задания начальных условий в блоки оценки 1 и 4 к началу очередного K-го интервала обработки информационной посылки, а также введением БВ 6, с помощью которого на вход блока оценки 7 попадает сигнал той ветви, которая соответствует передаваемому информационному символу и представляет собой сигнал на фоне шума без помехи. В устройстве осуществляется переприсвоение мгновенных и средних значений параметров помехи в тот канал, где была сформирована ее псевдооценка. Это позволяет полностью использовать накопленную о помехе информацию для повышения помехоустойчивости приема фазоманипулированных сигналов. 2 з.п. ф-лы, 3 ил.

в,

г-v1 Hsi(t) (t) п(0 (t) x(t)dt,°

N,

:(t) v(r)t(t) lU jtlV(t) -(t).

в,

«1

,°

(3)

(4)

Принимаемая смесь сигнала, помехи и флуктуационного шума y(t) поступает на первые входы первого 1 и второго А блоков оценки помехи. На вторьте входы этих блоков 1 и 4 поступает напряжение оценки сигнала с блока 7 оценки сигнала, причем на вход сумматора первого блока 1 оно поступает через фазовращатель 2 как S(t).

Рассмотрим случай, когда осуществляется прием информационной посылки, которой соответствует сигнал S(t). Учитывая, что S/t) « S(t), a S7(t)Ј X -S ,(t) , на втором выходе первого блока 1 появится сформированное значение оценки помехи l(t). Второй блок 4 в это время формирует псевдооценку помехи, так как в нем компен- сации не произошло. Сформированные оценка и исевдооценка (i(U и n(t) поступают на первые входы первого 5 и второго 8 вычитающих блоков, где они вычитаются из принимаемой смеси y(t). В результате этого на выходе второго вычитающего блока 8 образуется реализация сигнала на фоне шума без помехи, а на выходе первого вычитающего блока 5 - принимаемая смесь за выче- том псевдооценки помехи. Напряжения с выходов первого 5 и второго 8 вычитающих блоков поступают соответственно на первую 6.1 и вторую 6.4 линии задержки блока 6 выделения оценок (фиг.2), где происходит задержка на время, равное длительности информационной посылки. Напряжение с выход второй линии 6.4 задержки поступает непосредственно, а с выхода первой линии 6.1 задержки - через второй инвертор 6.7 на входы соответственно первого 6.3 и второго 6.5 аналоговых ключей, а с них - на сумматор 6,6 и далее с выхода блока 6 на вход бло- ка 7. В любой момент времени открыт один из аналоговых ключей 6.3 или 7.5 Управляющий блок 13 в зависимости от переданного символа открывает либо второй аналоговый ключ 6,5, либо че- рез первый инвертор 6.2 первый аналоговый ключ 6.3. В результате этого на вход блока 7 попадает сигнал той ветви, которая соответствует передаваемому информационному символу и представляет собой сигнал на фоне шума без помехи. Второй инвертор 6,7 устраняет информационную манипуляцию при приеме противоположной посылки.

JQ

,5 20 25 JO д ., Q

35

5

Блок 7 оценки сигнала представляет собой измерительный фильтр либо схему фазовой автоподстройки чаг -оты со схемой оценки амплитуды сип ,ла. На выходе блока 7 формируется опорное квазикогерентное напряжение S (t), амплитуда и фата КОТОРОГО соответствуют аналогичным параметрам принимаемого сигнала.Постоянная времени такого измерительного фильтра выбирается с учетом времени корреляции запираний сигнала в канале связи.

Решение о знаке принимаемой информационной посылки принимается по выражению (3). Последнее слагаемое из него x(t) формируется согласно выражению (4) и в вычислительном блоке 14 на первый вход которого поступает напряжение с выхода вто ого блока 4, а на второй вход - с ьыхода ервого блока 1. Вычислительный блок 14 реализован на базе квадраторов, формирующих велнчилы Ч (t) и соответственно блоков вычитания, аттенюатора, на выходе которого формируется напряжение (t) - (t) и перемножителя не показанных на фигурах, осуществляющего формирование напряжения у(с)l(tj - ) .Образование величины 2у(с -i(r) i(t) происходит в первом сумматоре 9, умножение на S (t) - в перемножителе 10, суммирование результата с величиной x(tj - во втором сумматоре 11, интегрирование - в интеграторе 12. Решение о дискретном параметре принимается в решающем блоке 13, представляющем собой компаратор, который в момент подачи на него импульса с блока 15 синхронизации вырабатывает на выходе положительный перепад напряжения +п0, если напряжение на его входе положительное, и соответственно отрицательный перепад - U0, если напряжение на его входе отрицательное. Положительные перепад напряжения соответствует принятию решения 0 1, а отрицательный - принятию решения б -1. Блок 15 тактовой синхронизации,на вход которого поступает входная смесь у(с), осуществляет оценку границ элементов сигнала и на своем выходе формирует тактовые импульсы, соответствующие моментам границ. Далее тактовые импульсы пос- ступают на управляющий вход интегратора 12 и на решающий блок 13. Эти импульсы в интеграторе 12 задают начало и конец интегрирования в решяющем блоке 13 - момент принятия решения о дискретном параметре принимаемого сигнала. Блок 3 управления предназначен для задания начальных условий в первый 1 и второй 4 блоки к началу очередного k-ro интервала обработки информационной погылки.

В течение (k-1)-ro тактового интервала приема j-ro варианта сигнала интеграторы контуров фазовой автоподстройки в первом 1 и втором 4 блоках оценки помехи работают в режиме интегрирования. В одном из них формируются напряжения, соответствую- щие оценке помехи (t) , а в другом - псевдооценке. При этом на выходах формирователя импульсов 3.7 блока 3 управления (фиг.З) напряжение отсутствует, с первого по четвертый комму- таторы 3.2-3.8 закрыты, а коммутаторы (не показаны) первого 1 и второго 4 блоков открыты управляющими напряжениями первого 3.1 и второго 3.10 инверторов. В момент окончания (k-1)-ft посылки, в зависимости от решения о значении дискретного параметра 0,, принятого в решающем блоке 13 (фиг.1), на вход формирователя 3.7 импульсов блока блока 3 посту- пает положительный или отрицательный перепад напряжения. Если значение дискретного параметра 6, (положительный перепад, блок 3 формирует управляющий импульс на своем втором выхо- де), в этом случае оценка помехи формируется в первом блоке 1, а псевдооценка - во втором блоке 4, если Q-2 (отрицательный перепад, управляющий импульс формируется на первом выхо- де блока 3), в этом случае оценка помехи формируется во втором блоке 4, а псевдооценка - в первом блоке 1.

Предположим, что оценка помехи формируется первым блоком 1ц(t). Тогда в начале k-й посылки управляющий импульс с второго выхода формировател 3.7 импульсов поступает на входы четвертого 3.8 и второго 3.2 коммутаторов и второго инвертора 3.10, в ре- зультате чего соответствующий коммутатор первого блока закрывается, а цепи четвертого 3.8 и второго 3.3 коммутаторов блока 3 открываются.При

этом информация о среднем значении па-.

раметров ПОМРХН в виде напряжения соответственно интегратора первого блока 1 через открытий четвертый коммутатор 3.8 перепригиаиряется в соот5 0 , о

5 Q

ветствуюший интегратор второго блока 4.Синхронизация начальной фазы сигналов в первом 1 и втором 4 блоках, оценки помехи осуществляется с помощью воздействия напряжения с выхода фазового детектора 3.9 через усилитель 3.5, фильтр 3.6 нижних частот и второй коммутатор 3.3 на вход управления второго блока 4. Таким образом, прием новой информационной посылки начинается в условиях, когда в первом 1 и втором 4 блока, оценки помехи устанавливаются истинные значения параметров помехи, т.е. происходит переприсвоение мгновенных и средних значений параметров помехи в тот канал, где была сформирована ее псевдооценка. Это позволяет полностью использовать накопленную о помехе информацию для повышения помехоустойчивости приема фазоманипулирсванных сигналов.

Формула изобретения

« $ 0 5 0

Q

5

вертора, сумматор и поглглонате т .но соединенные вторую линию чадержм- и второй аналоговый ключ, вторш - пход и выход которого соединены с гнот- ственно с входом первого ння ртора и вторым входом сумматора, - .«ход которого является пыходом бп-жа выделения оценок, первым, вторьв1 и третьим входами которого являются соответственно входы первой и второй линий задержки и вход первого инвертора.

3. Демодулятор по п.1, отличающийся тем, что блок управления содержит два инвертора, четыре коммутатора, формирователь чмпульсов и последовательно соединенные фазовый детектор, усилитель и фильтр нижних частот, выход которого подключен к сигнальным входам первс. о и второго коммутаторов, управля чне входы которых соединены соответственно с управляющим входом третьего ке чмутатора и одним выходом формирователя импульсов, который подключен к входу первого инвертора, и с управляющим входом четвертого коммутатора и другим выходом формирователя импульсов, который подключен к входу в горого инвертора, при этом выходы первого коммутатора, первого и второго инверторов, второго, третьего и четвертого коммутаторов являются соответственно первым, вторым, третьим, четвертым, пятым и шестым выходами блока управления, первым, вторым, третьим, четвертым и пятым входами которого являются соответственно сигнальный вход четвертого коммутатора, первый вход фазового детектора, сигнальный вход трет-ьего коммутатора, второй вход фазового детектора и вход формирователя импульсов.