Тестопригодное цифровое устройство Советский патент 1990 года по МПК G06F11/26 

ел

00

1 tn

5

20

25

Изобретение относится к цифровой технике и может быть использовано для создания контролепригодных цифровых автоматов, с памятью.

Особенностью цифровых автоматов с памятью является использование в них в качестве элементов памяти регистров, хранящих результаты промежуточных вычислений.jg

Значительную сложность представляет локализация повреждений цифровых автоматов с памятью, выполненных в виде интегральных микросхем. Это связано с тем, что локализация повреждений по анализу отклика цифрового автомата на тестовый сигнал 1, подаваемый на информационные входы цифрового автомата, не позволяет обеспечить большую глубину контроля, а организация большого количества дополнительных диагностических выводов у микросхемы не всегда возможна. Поэтому существенным при создании цифровых автоматов с памятью является увеличение глубины диагностики.

Целью изобретения является повышение точности диагностирования.

На чертеже изображена схема устройства.30

Устройство состоит из комбинационного решающего блока 1, первой группы N элементов памяти 2-4, первой группы N+1 переключателей 5-8, группы 9 инфор- формационных входов, второй группы К элементов памяти 10, 11 и второй группы К+1 переключателей 12-14, группы выходов 15.

Для удобства тестирования из цифрового устройства выделяются все элементы памяти с помощью переключателей первой группы и образуют регистр сдвига (сканирующую цепь).

Первые группы входов и выходов комбинационного решающего блока являются ., точками подключения соответствующих элементов памяти к комбинационной части цифрового устройства, а вторые группы входов и выходов - входами и выходами цифрового устройства.

Устройство имеет пять режимов работы.

1 - и режим работы.

Проверка сканирующей цепи осуществляется следующим образом.

Шаг 1. Подачей управляющего сигна ла на вход Р0 устройства переключатели 5-8 переключаются в состояние, в котором вход А1 через переключатель 5

1578715

подключается к элементу памяти 2, выход элемента памяти 2 через переключатель 6 подключается к входу элемента памяти 3, выход элемента памяти 3 через переключатель 7 подключается к входу элемента памяти 4, выход элемента памяти 4 через переключатель 8 подключается к выходу В1 устройства.

Таким образом, элементы памяти устройства образуют сканирующую цепь, входом которой является вход А1, а выходом которой является выход В1.

Шаг 2. На вход А1 устройс-тва подается О, а на тактовые входы элементов памяти подается N тактовых импульсов, где N равно числу единичных задержек сканирующей цепи.

Шаг 3. На вход А1 подается 1, а на тактовые входы элементов памяти подается N тактовых импульсов, где N равно числу единичных задержек сканирующей цепи.

Шаг 4. Сравниваются состояния выхода В1 после шагов 2, 3. Если состояния одинаковые, то принимается решение о наличии обрыва в сканирующей цепи.

2-й режим работы.

Диагностирование дефектов блока 1 осуществляется следующим образом.

Шаг 1. Подачей на вход Р0 управляющего сигнала структура устанавливается в состояние 1-го режима работы.

Шаг 2. По сканирующей цепи элементы памяти структуры заполняются тес- . товым кодом.

Шаг 3. Состояние входа изменяется на инверсное.

Шаг 4. На тактовый вход элементов памяти подается один такт.

Шаг 5. Подачей на вход Р0 управляющего сигнала структура устанавливается в состояние 1-го режима работы.

Шаг 6. По сканирующей цепи отклик на тест считывается из элементов памяти структуры.

3-й режим работы.

Режим обработки информации.

Шаг 1. Подачей на вход РО управляющего сигнала структура переходит в состояние, при котором элементы памяти 2-4 подключаются к блоку 1.

Шаг 2. На входы 9 (A1...AN) устройства подается входная информация. Выходная информация снимается с выходов 15 (В0...ВЮ.

Элементы памяти цифрового автомата тактируются по синхровходам.

35

40

50

55

влио 55

515

4-й режим работы.

Режим диагностирования дефектов сканирующей цепи.

Шаг 1. Выполняются соединения согласно 1-му режиму работы. На вход А1 подается 0.

Шаг 2. Подачей на вход Р1 управляющего сигнала переключатели 12, 13 переключаются в состояние, при кото- ром в.ыходы элементов памяти 2 и 3 подключаются соответственно к входам переключателей 12 и 13.

Шаг 3. На вход Р1 подается сигнал, по тсоторому переключатели переключа- ются в состояние, при котором вход А2 устройства подключается к входу элемента памяти 10,- выход элемента памяти 10 «ррез пе{,склк/чатель 13 подключается к входу элемента памяти 11, выход элемента памяти 11 через переключатель 14 подключается к выходу В2 устройств.

Таким обпазом, образуется вспомогательная сканирующая цепь, входом которой является вход А2 и выходом которой является выход В2. Вспомогательная сканирующая цепь подключается к тем точкам основной цепи, дефекты которых необходимо проверить с паи- большей точностью.

Шаг 4. На вход А2 подается О.

Шаг 5. На тактовый вход устройства подается К тактовых импульсов, где К равно числу единичных задержек вспомогательной сканирующей цепи.

Шаг 6. Считанная с выхода В2 информация анализируется. Номера содержащих единиц битов, считанных из вспомогательной сканирующей цепи, указывают на элементы памяти вспомогательной сканирующей цепи, подключаемые к выходам элементов памяти основной цепи, на входе которых имеет место повреждение, приводящее к кон- стантной единице на выходе этих элементов памяти.

Шаг 7. Выполняются шаги 1 и 3 первого режима.

Шаг 8. Выполняются шаги 2 и 3 чет- вертого режима.

Шаг 9. На вход А2 устройства подается 1.

Шаг 10. На тактовый вход устройства подается К тактовых импульсов, где К равно числу единичных задержек вспомогательной сканирующей цепи.

Шаг 11. Считанная с выхода В2 устройства информация анализируется.

Q

5 20

5 0

д

0

г

5

156

Номера содержащих ноль битов, считанных из вспомогательной сканирующей цепи, указывают на элементы . памяти вспомогательной сканирующей цепи, подключаемые к выходам элементов памяти первой группы, на входе которых имеет место повреждение, приводящее к константному нулю на выходе этих элементов памяти.

5-й режим работы.

Режим проверки работы вспомогательной сканирующей цепи.

Шаг 1. Подачей управляющего сигнала на вход Р1 устройства переключа- тетти 12, 13 переключаются в состояние, в котором вход А2 через переключатель 12 подключается к элементу памяти 10, выход элемента памяти 10 через переключатель 13 подключается к входу элемента памяти 11, выход элемента памяти 11 через переключатель 14 подключается к выходу В2 устройства.

Таким образом, элементы памяти второй группы образуют вспомогательную сканирующую цепь, входом которой является вход А2 устройства, а выходом является выход В2 устройства.

Шаг 2. На вход А2 устройства подается О, а на тактовый вход подается К тактовых импульсов, где К равно числу единичных задержек вспомогательной сканирующей цепи.

Шаг 3. На вход Л устройства подается 1, а на тактовый вход устройства подается К тактовых импульсов, где К равно числу единичных задержек вспомогательной сканирующей цепи.

Шаг 4. Сравниваются состояния выхода В2 после шагов 2 и 3. Если состояния одинаковые, то принимается решение о наличии обрыва во вспомогательной сканирующей цепи.

Таким образом, имеется возможность в режиме Л диагностировать дефекты сканирующей цепи, приводящие к появлению константного нуля на выходе регистра, на входе которого имеет место повреждение.

Формула и зоб.ре тения

Тестопригодное цифровое устройство, содержащее комбинационный решающий блок, первую группу N элементов памяти и первую группу N4 переключателей, управляющие входы которых соединены

с первым входом установки режима устройства, первые информационные входы с первого по N-й переключателей первой группы соединены с соответствующими выходами первой группы выходов комбинационного решающего блока, выходы с первого по N-й переключателей группы соединены с информационными входами соответственно с первого по N-й элементов памяти группы, синхро- входы которых соединены с тактовым входом устройства, выходы с первого по N-й элементов памяти группы соединены с вторыми информационными входам с второго по (N+O-й переключателей группы и соответствующими входами первой группы входом комбинационного решающего блока, второй информационч ный вход первого переключателя группы соединен с первым входом второй группы входов комбинационного решающего блока, которая является группой информационных входов устройства, первый выход второй группы выходов комбина- ционного решающего блока соединен с вторым информационным входом (N+1)- го переключателя группы, выход которого является первым выходом группы выходов устройства, с третьего по N-й выходы второй группы комбинационного решающего блока являются соответствующими выходами группы выходов

устройства, отличающееся тем, что, с целью повышения точности Диагностирования, в устройство введены вторая группа из К элементов памяти и вторая группа из К+1 переключателей (где К определяется заданной точностью диагностирования), причем управляющие входы К+1 переключателей второй группы соединены с вторым входом установки режима устройства, первые информационные вхэды с первого по К-й переключателей второй группы соединены с выходами соответствующих элементов памяти первой группы, первый информационный вход (К+1)-го переключателя Bfopoft группы соединен со вторым выходом второй группы выходов комбинационного решающего блока, а выход является вторым выходом труп пы выходов устройства, выходы с первого по К-й переключателей второй группы соединены соответственно с информационными входами с первого по К-й элементов памяти второй группы, выходы которых соединены соответственно с вторыми информационными входами с второго по (К+1)-и переключателей второй группы, второй информационный вход первого переключателя второй группы соединен с вторым входом группы информационных входов устройства.

Изобретение относится к цифровой вычислительной технике. Целью изобретения является повышение точности диагностирования. Устройство содержит комбинационный решающий блок и группу элементов памяти, имеющих возможность соединяться с помощью группы переключателей в сканирующую цепь. Для обеспечения возможности диагностирования дефектов сканирующей цепи в устройство введена дополнительная сканирующая цепь, состоящая из второй группы элементов памяти и второй группы переключателей. Устройство имеет пять режимов работы: 1. Режим проверки работы сканирующей цепи. 2. Режим диагностирования дефектов комбинированной логики. 3. Режим обработки информации. 4. Режим диагностирования дефектов сканирующей цепи. 5. Режим проверки работы вспомогательной сканирующей цепи. Режим диагностирования дефектов сканирующей цепи позволяет диагностировать дефекты двухпозиционных переключателей, включенных на входы элементов памяти устройства. 1 ил.