Устройство контроля каналов связи Советский патент 1990 года по МПК H04B3/46 

Изобретение относится к технике передачи дискретной информации и может быть использовано для контроля каналов систем свя,зи с использовали- ем сложных сигналов.

Цель изобретения - повышение достоверности контроля.

На фиг.1 представлена структурная электрическая схема предлагаемого устройства; на фиг.2 - эпюры напря- |жений, поясняющие его работу.

Устройство контроля каналов свя- ,зи содержит блок 1 выделения старто- вой посыпки, мультивибратор 2, гене- ратор 3 тактовых импульсов, первый и второй формирователи 4.1 и 4.2 кодов сигналов, первый и второй переключатели 5.J и 5.2, первый и второй модуляторы 6.1 и 6.2, первый и второй инверторы 7.1 и 7.2 с первого по четвертый перемножители 8.1-8.4, первый и второй фазовращатели 9.1 и 9.2, с первого по четвертый инт,егра- торы 10.1-10.4, с первого по четвер- тый квадраторы 11.1-11.4, первый и второй сумматоры 12.1 и 12.2, блок 13 сравнения, блок 14 деления, блок 15 логарифмирования, сумматор-накопитель 16, первую и вторую дифференци- рующие цепи 17.1 и 1.2, первый и второй ключи 18.1 и 18.2, первый и второй блоки 19.1 и 19.2 памяти, элемент ИЛИ 20 и компаратор 21.

Устройство работает следующим об- разом.

С началом работы по каналу переда .ется стартовая посыпка, которая выде ляется блоком 1 (фиг.2а) и подается на выходы мультивибратора 2 и генера тора 3 тактовых импульсов для их запуска. Тактовые импульсы, период которых равен длительности Т элементов дискретных сигналов с выхода генератора 3 (фиг.26,в), поступают на вхо- ды первого и второго формирователей

4.1и 4.2 конца сигналов. Первый формирователь 4.1 генерирует двоичный код 1 Д, определяющий структуру (фиг.2г) первого варианта опорного сигнала Z0, (t), второй формирователь

4.2генерирует двоичный код {dz, определяющий структуру (фиг.2д,е) второго варианта опорного сигнала Zoi(t) (для двоичных систем переда- чи информации).

Мультивибратор 2 последовательно формирует импульсы положительной и отрицательной полярности, длительность Јh каждого из которых определяет время прямой и обратной модуляции сигналов (фиг.26). В зависимости от полярности импульсов, поступающих с мультивибратора 2 на управляющие входы первого и второго перек,лючате- лей 5.1 и 5.2 (фиг.2д,ж),они осуществляют соединение входов первого и второго модуляторов 6.1 и 6.2 с выходами соответствующих первого и второго формирователей 4.) и 4.2 кодов сигналов непосредственно либо через соответствующие первый и второй инверторы 7.1 и 7.2.

Опорный сигнал Z (t) с первого модулятора 6 (фиг.2з) поступает на первые входы первого перемножителя 8.1 (непосредственно) и второго перемножителя 8.2 (через первый фазовращатель 9.1); опорный сигнал Zoa(t) с второго модулятора 6.2 . (фиг.2и) поступает на первые входы третьего перемножителя 8.3 (непосредственно) и четвертого перемножителя 8.4 (через второй фазовращатель 2.2). Первый и второй фазовращатели 9.1 и 9.2 формируют сигналы, сопряженные по Гильберту с поступающими на их входы сигналами. На вторые входы с первого по четвертый перемножителей 8.1-8.4 поступает сигнал Z (t) с контролируемого канала. Результат перемножения с выходов с пер- вого по четвертый перемножителей 8.1- 8.4 поступает на входы соответствующих первого-четвертого интеграторов 10.1-10,4 и далее через все квадраторы 11.1-П.4 на входы соответствующих первого и второго сумматоров 12.1 и 12.2. Все интеграторы 10.1-10.4 устанавливаются, в исходное состояние импульсами, поступающими с выхода генератора 3 тактовых импульсов на управляющие входы указанных интеграторов 10..1-10.4.

На выходах первого и второго сумматоров 12.1 и 12.2 (фиг.2н,о) возникают сигналы, один из которых пропорционален текущей энергии смеси переданного сигнала и шума, а другой - только шума. Оба сигнала с выходов первого и второго сумматоров 12.1 и 12.2 подаются на входы блока 13 сравнения, в котором сравниваются величины этих сигналов, и больший из них подается на первый выход (большего), а меньший - на второй выход (меньшего). Затем больший из сигналов с первого выхода блока 13 сравнения поступает на вход числителя блока 14 деления,, а меньший с второго выхода - на вход знаменателя блока 14

Выходной сигнал блока 14 деления, проходя через блок 15 логарифмирования, поступает на вход сумматора-накопителя 16. Последовательно с периодом о rt сигнал с выхода сумматора-накопителя 16 через первый ключ 18.1 поступает в первый блок 19.1 памяти.

Сигнал типа меандр с выхода мультивибратора 2 поступает также на входы первой и второй дифференцирующих цепей 17.1 и 17.2. При этом первая дифференцирующая цепь 17.1 формирует стробирующий импульс в момент смены полярности напряжения входного сигнала с положительной нг отрицательную, вторая дифференцирующая цепь 17.2 - наоборот, при смене полярности напряжения входного сигнала с отрицательной на положительную, импульс с пер.

10

5788206

помехозащищенности приема радиосигналов при прямой модуляции, то на выходе компаратора 21 присутствует напряжение положительной полярности. В противном случае, когда выходной сигнал первого блока 9.1 меньше выходного сигнала второго блока 19.2, т.е. помехозащищенность приема радиосигналов выше при обратной модуляции, то на выходе компаратора 2I появляется напряжение отрицательной полярности.

Необходимым условием работы предлагаемого устройства является его синхронизация с передающим устройством корреспондента. Это достигается передачей стартовой посылки по каналу для запуска устройства контроля и 2Q одновременной сменой закона модуляции как на приемной, так и на передающей стороне. Последнее может обеспечиваться синхронной работой мультивибратора 2 устройства контроля кана15

Изобретение относится к технике передачи дискретной информации. Цель изобретения - повышение достоверности контроля. Устройство содержит блок 1 выделения стартовой посылки, мультивибратор 2, генератор 3 тактовых импульсов, два формирователя 4.1, 4.2 кодов сигналов, два переключателя 5.1, 5.2, два модулятора 6.1, 6.2, два инвертора 7.1, 7.2, четыре перемножителя 8.1, 8.2, 8,3, 8.4, два фазовращателя 9.1, 9.2, четыре интегратора 10.1, 10.2, 10.3, 10.4, четыре квадратора 11.1, 11.2, 11.3, 11.4, два сумматора 12.1, 12.2, блок 13 сравнения, блок 14 деления, блок 15 логарифмирования, сумматор-накопитель 16, две дифференцирующие цепи 17.1, 17.2, два ключа 18.1, 18.2, два блока 19.1, 19.2 памяти, элемент ИЛИ 20, компаратор 21. Предлагаемая совокупность блоков позволяет синхронизовать работу устройства с передающим устройством корреспондента. При этом повышается помехозащищенность приема дискретной информации. 2 ил.

вой дифференцирующей цепи 17.1 посту- ч ла связи и аналогичного мультивибрапает на управляющий вход первого ключа 18.1, обеспечивающего перенос информации с выхода сумматора-накопителя 16 в первый блок 19.1 памяти, накопленной за период прямой модуляции (когда выходы первого и второго формирователей 4.1 и 4.2 подключены непосредственно к соответствующим первому и второму переключателям 5.1 и 5.2). Импульс с второй дифференцирующей цепи 17.2 поступает на управляющий вход второго ключа 18,2, обеспечивающего перенос информации с выхода сумматора-накопителя 16 во второй блок 19.2 памяти, накопленной за период обратной модуляции (когда выходы первого и второго формирователей 4.1 и 4.2 подключены к соответствующим первому и второму переключателям 5.1 и 5.2 через первый и второй инверторы 7.1 и 7.2).

Сумматор-накопитель 16 сбрасывается в исходное состояние стробирую- щими импульсами, поступающими на его управляющий вход с выходов первой и второй дифференциальных цепей 17.1 и 17.2 через элемент ИЛИ 20.

Выходные сигналы первого и второго блоков 19.1 и 19.2 памяти поступают на соответствующие входы компаратора 21, в котором происходит их сравнение. Если сигнал с выхода первого блока 19.1 памяти превышает сигнал с выхода второго блока 19.2 памяти, что соответствует случаю лучшей

30

тора в передающем устройстве (не показано) .

В качестве примера работы устрой ства выбрана помеха, совпадающая по структуре с опорным сигналом второго варианта при прямой модуляции (фиг.2к,л,к) В этом случае корреляционный отклик с выхода второго сум- мг.тора 12.2 имеет большую величину независимо от информации корреспон35 дента, поступающей на вход измеритель ного приемника (не показан). Это приводит к тому, что в промежутках времени (фиг.2п) 0-Т и 2Т-ЗТ сигнал на выходе блока 14 деления

40 практически равен нулю, вероятность принятия ошибочного решения о виде переданного символа возрастает, следовательно, помехозащищенность приема дискретной информации ухудшается.

45 При смене закона модуляции /промежуток времени j 3T-6f) структуры вариантов высокочастотных сигналов изменяются и становятся отличными от структуры помехи, которая остается

50 неизменной следовательно, помехозащищенность приема дискретной информации увеличивается.

55

Формула изобретения

Устройство контроля каналов связи, содержащее последовательно соединенные блок деления, блок логарифмирования и сумматор-накопитель, послела связи и аналогичного мультивибра

тора в передающем устройстве (не показано) .

В качестве примера работы устройства выбрана помеха, совпадающая по структуре с опорным сигналом второго варианта при прямой модуляции (фиг.2к,л,к) В этом случае корреляционный отклик с выхода второго сум- мг.тора 12.2 имеет большую величину независимо от информации корреспондента, поступающей на вход измерительного приемника (не показан). Это приводит к тому, что в промежутках времени (фиг.2п) 0-Т и 2Т-ЗТ сигнал на выходе блока 14 деления

практически равен нулю, вероятность принятия ошибочного решения о виде переданного символа возрастает, следовательно, помехозащищенность приема дискретной информации ухудшается.

При смене закона модуляции /промежуток времени j 3T-6f) структуры вариантов высокочастотных сигналов изменяются и становятся отличными от структуры помехи, которая остается

неизменной следовательно, помехозащищенность приема дискретной информации увеличивается.

55

Формула изобретения

Устройство контроля каналов связи, содержащее последовательно соединенные блок деления, блок логарифмирования и сумматор-накопитель, после

довательно соединенные первый квадратор, первый сумматор и блок сравнения, первый и второй выходы которого подключены соответственно к первому и второму входам блока деления, второй квадратор, выход которого подключен к второму входу первого сумматора, последовательно соединенные третий квадратор и второй сумматор, выход которого подключен к второму входу блока сравнения и четвертый квадратор, выход которого подключен к второму входу второго сумматора, о т личающееся тем, что, с целью повышения достоверности контроля, введены генератор тактовых импульсов, мультивибратор, первый и второй инверторы, первая и вторая дифференцирующие цепочки,.элемент ИЛИ, первый и второй входы которого соединены соответственно с выхо-t дами первой и второй дифференциальных цепочек, а выход элемента ИЛИ подключен к второму входу сумматора-накопителя, последовательно соединенные первый ключ, вход которого соединен с выходом сумматора-накопителя, и первый блок памяти, последовательно соединенные второй ключ, вход которого соединен с выходом сумматора-накопителя, и второй блок памяти,, компаратор, первый и второй входы которого соединены соответственно с выходами первого и второго блоков памяти, а выход компаратора является выходом устройства, управляющие входы первого и второго ключей соединены соответственно с выходами первой и второй дифференцирующих пепочек, последователь- но соединенные первый формирователь кодов сигналов, первый переключатель, второй вход которого соединен с выходом формирователя кодов сигналов через первый инвертор, первый модуля-

-. ,.

0

5

0

5

тор, первый перемножитель и первый интегратор, выход которого соединен с входом первого квадратора, первый фазовращатель, вход которого соединен с выходом первого модулятора, последовательно соединенные второй перемножитель, первый вход которого соединен с выходом первого фазовращателя, и второй интегратор, выход которого соединен с входом второго квадратора, последовательно соединенные второй формирователь кодов сигналов, второй переключатель, второй вход которого соединен с выходом второго формирователя кодов сигналов через второй инвертор, второй модулятор, третий перемножитель и третий интегратор, выход которого соединен с входом третьего квадратора, второй фазовращатель, вход которого соединен с выходом второго модулятора, последовательно соединенные четвертый перемножитель, первый вход которого соединен с выходом второго фазовращателя, и четвертый интегратор, выход которого соединен с входом четвертого квадратора, блок выделения стартовой посылки, выход которого соединен с входами мультивибратора и генератора тактовых импульсов, выход которого соединен с тактовыми входами первого и второго интеграторов, первого и второго формирователей кодов сигналов, третьего и четвертого интеграторов, выход мультивибратора соединен с входами первой и второй дифференцирующих цепочек и установочными входами первого и второго переключателей, причем информационный вход блока выделения стартовой посылки соединен с вторыми входами первого, второго, третьего и четвертого перемножителей и является входом устройства.

1

Лрямая модуляция Обратная модуляция

Фиг.1