Управляемый делитель частоты импульсов Советский патент 1990 года по МПК H03K23/66 

Изобретение относится к импульсной технике и может быть использовано в технике ультразвуковых частот для формирования пачек импульсов программируемых длительностей и скважностей с ограничением по интегральной длительности и энергетической скважности.

Цель изобретения - расширение функциональных возможностей путем обеспечения возможности формирования пачечной структуры выходных импульсов с регулируемой частотой этих пачек при одновременном повышении точности формирования кал(дой из пачек импульсово

На чертеже приведена функциональная электрическая схема устройствао

Управляемый делитель частоты импульсов содержит первый и второй счетчики 1 и 2 импульсов, выходы разрядов которых соединены .с соответствующими входами соответственно первого и второго дешифраторов 3 и. 4, первый триггер 5, второй триггер 6, вход сброса которого соединен с выходом переноса второго счетчика 2 имНульсов, первый, второй, третий, четвертый и пятый элементы И 7 - 11, мультиплексор 12, первая и вторая группы информационных входов которого соединены соответственно с первой и второй кодовыми шинами 13 и 14, выходы - с информационными входами второго счетчика 2 импульсов, вход записи которого соединен с выходом формирователя 15 импульсов, первый вход которого соединен с инверсным выходом второго триггера 6, с первым входом первого элемента И 7 и с первым адресным входом мультиплексора 12, второй адресньй внод которого соединен с первым входом второго элемента И 8 и с инверсным выходом первого триггера 5 прямой выход которого соединен с первым входом третьего элемента И 9 и с первым входом четвертого элемента И 10, второй вход которого соединен со вторым входом формирователя 15 импульсов, с прямым выходом второго триггера бис первым входом пятого элемента И 11, второй .вход которого соединен со вторым входом первого элмента И 7, со входной шиной 16 и с . третьим входом четвертого элемента И 10, выход которого соединен с выходной шиной 17 и со вторым входом третьего элемента И 9, выход которого соединен с суммирующим входом первого счетчика 1 импульсов, выход заема которого соединен со входом запуска первого триггера 5, вход сброса которого соединен с выходом первого дешифратора 3, вычитающий вход первого счетчика 1 импульсов соединен с выходом второго элемента И 8, второй вход которого соединен с выходом второго дешифратора 4, выходы первого и пятого элементов И 7 и 11 соединены соответственно с вычитающим и с суммирующим входами второго счетчика 2 импульсов, выход заема которого соединен со входом запуска второго триггера 6 о

Устройство работает следующим образом

В исходном состоянии счетчики 1 и 2 и триггер 6 находятся в нулевом состоянии (цепи установки не показаны) . После установки триггера 6 в единичное состояние на выходе формирователя 15 формируется короткий импульс, осуществляющий запись кода с выходов мультиплексора 12 в счетчик 2. Первоначально в счетчик 2 записывается код с шины 13 (код длительности выходной пачки импульсов). Импульсы вход1ной частоты с шины 16 поступают на суммирующий вход счетчика 2, который их считает до заполнения, определяемого кодом на шине 13 Затем импульс с выхода переноса счетчика 2 устанавливает триггер 6 в нулевое состояние. При единичном же состоянии триггеров 5 и 6 через элемент 10 на шину 17 проходят импульсы с шины 16. При установке 6 в нулевое состояние оканчивается формирование пачки импульсов на шине 17, а выходным импульсом формирователя 15 в счетчик 2 записывается код с шины 14 (код длительности паузы между пачками импульсов на шине 17). Импульсы с шины 16 через элемент 7 поступают на вычитающий вход счетчика 2 и уменьшают его содержимое до нуля. После появления импульса на выходе заема счетчика 2 триггер 6 устанавливается в единичное состояние, и цикл работы повторяется. I

Счетчик 1 при этом осуществляет счет в формируемых на шине 17 пачках импульсов до заданной предельной величины, контролируемой дешифратором. 3. При достижении упомянутой заданной величины сигнал с выхода дешифратора 15 3 устанавливает триггер 5 в нулевое состояние, прекращая формирование лачек импульсов на шине 17. После этого на вычитаюшцй вход счетчика 1 поступают импульсы с выхода дешифратора 4, частора которых ниже частоты импульсов на шине 16 на величину скважности пачек выходных импульсов. Поэто му обнуление счетчика 1 произойдет через время, соответствующее заданной скважности, кратной целому числу пери одов импульсов на шине 16 впрошедших на шину 17 пачках импульсов. Использование в качестве дешифраторов 3 и 4 программируемых элементов памяти позволяет путем подачи соответ ствующих сигналов управления ка дополнительные входы этих дешифраторов изменять программу работы всего устройства. Формула изобретения Управляемый делитель частоты импульсов, содержащий первый и второй счетчики импульсов, выходы разрядов которых соединены с соответствующими входами соответственно первого и второго дешифраторов, первый триггер, второй триггер, вход сброса которого соединен с выходом переноса второго счетчика импульсов, первую и.вторую кодовые шины и входную и выходную шины, отличающийся тем, что, с целью расширения функциональных возможностей путем обеспечения возможности формирования пачечной структуры выходных импульсов с регули руемой частотой этих пачек при одновременном повышении точности форьирования каждой из пачек импульсов, в него введены первый, второй, третий, четвертый и пятый элементы И, формирователь импульсов и мультиплексор, первая и вторая группы н нформационных входов которого соединены соответственно с первой и второй кодовыми шинами, выходы - с информационными входами второго счетчика импульсов, вход записи которого соединен с выходом формирователя импульсов, первый вход которого соединен с инверсным выходом второго триггера,с первым входом первого элемента И и с первым адресным входом мультиплексора, второй адресный вход которого соединен с первым входом второго элемента И и с инверсным выходом первого триггера, прямой выход которого соединен с первым входом третьего элемента И и с первым входом четвертого элемента И,второй вход которого соединен с вторым входом формирователя импульсов, с прямьм выходом второго триггера и с первым входом пятого элемента И второй вход которого соединен с вторым входом первого элемента И, с входной шиной и с третьим входом четвертого элемента И, выход которого соединен с выходной виной и с вторым входом третьего элемента И, выход которого соединен с суммирую1цим входом первого счетчика импульсов, выход заема которого соединен с входом запуска первого триггера, вход сброса которого соединен с выходом первого дешифратора, вычитаюп(ий вход первого счетчика импульсов соединен с выходом второго элемента И, второй вход которого -соединен с выходом второго дешифратора, выходы первого и пятого элементов И соединены соответственно с вьтитающим и с суммиРУЮ1ЦИМ входами второго счетчика импульсов, выход заема которого соединен с входом запуска второго триггера.

Изобретение может использоваться в технике ультразвуковых частот для формирования пачек импульсов программируемых длительностей и скважностей с ограничением по интегральной длительности и скважности. Цель изобретения - расширение функциональных возможностей путем обеспечения возможности формирования пачечной структуры выходных импульсов с регулируемой частотой пачек при одновременном повышении точности формирования каждой из пачек импульсов - достигается введением элементов И 7-11, формирователя 15 импульсов и мультиплексора 12 и организацией новых функциональных связей. Устройство также содержит счетчики 1 и 2 импульсов, дешифраторы 3 и 4, триггеры 5 и 6, кодовые шипы 13 и 14, входную и выходную шины 16 и 17. 1 ил.