Дельта-кодек Советский патент 1992 года по МПК H03M3/02 

Изобретение относится к электросвязи и предназначено для качественного преобразования быстроизменяющихся аналоговых сигналов в цифровую форму.

Имеется большое количество разлиЦ- ных структур дельта-модуляторов, среди которых наибольшее распространение получили устройства с цепями адаптации шага квантования к параметрам передаваемых сигналов (с цепями компандирования}.

Известен дельта-кодер с адаптацией шага квантования, который представляет собой дельта-кодер с аналоговой цепью инерционного компандирования, в котором за счет увеличения разрядности регистра сдвига (увеличения степени сжатия динамического диапазона) и использования амплитудно-импульсного модулятора величина шага квантования аппроксимирующего сигнала непрерывно изменяется пропорционально амплитуде и частоте входного сигна- . ла... ... .

Недостатками данного устройства являются малая степень сжатия динамического диапазона, а следовательно, и низкое отношение сигнал/шум восстанавливаемого сигнала, обусловленное невозможностью использования в цепи компандирования более чем 3- и 4-разрядного регистра сдвига в связи с тем, что дальнейшее наращивание разрядности регистра сдвига приводит к увеличению инерционности цепи компандирования, т.е. к сужению частотного диапазона и увеличению уровня пульсаций на слоговом фильтре.

Применение в дельта-кодере слогового фильтра, амплитудно-импульсного модуля тора и преобразователя полярности значиXJ

кэ

СП OJ

О 00

ельно снижает технологичность устройста, а также не позволяет реализовать его в иде единой интегральной микросхемы. роме того, наличие перечисленных блоков начительно повышает вероятность возниковения шумов свободного канала, что треует принятия дополнительных мер странения.

Чтобы устранить указанные недостатки, нужна разработка таких алгоритмов работы цепи компандирования, которые возможно реализовать, не применяя аналоговые блоки, такие как преобразователь поярности, слоговый фильтр и т,д.

Известен ряд цифровых дельта-кодеров с цепью мгновенной адаптации шага квантования.

Данные устройства, хотя и реализуются без применения аналоговых блоков типа амплитудно-импульсного модулятора, слогового фильтра и преобразователя полярности, но общим для них недостатком является наличие труднореализуемых и труднонастраиваемых элементов (например, многовходовый компаратор и многоуровневый квантователь).

Наиболее близким к предлагаемому является цифровой дельта-кодер, в который входят дельта-кодер и дельта-декодер, Дельта-кодер содержит компаратор, триггер, регистр сдвига, элементы И, мультиплексоры, элемент ИЛИ, блок формирования номера шага квантования, блок мультиплексирования, блок постоянной памяти, счетчики, элементы эквивалентности, триггер, цифроаналоговый преобразователь (ЦАП), арифметико-логический блок (АЛ Б), ПЗУ и буферный регистр. Дельта-декодер содержит регистр сдвига, элемент И, дополнительный регистры сдвига, элементы ИЛИ, блок формирования номера шага квантования, блок мультиплексирования, блок постоянной памяти, счетчик элементов эквивалентности, триггер, АЛБ, ПЗУ, буферный регистр и ЦАП.

В дельта-кодере результаты сравнения компаратором входного и аппроксимирующего напряжений в виде единичных или нулевых битов записываются в триггер. Цифровая последовательность с выхода триггера является выходным сигналом кодера и одновременно записывается в ре- тистр сдвига по приходу очередных тактовых импульсов на его вход синхронизации. Продвигаясь по регистру сдвига, импульсная последовательность анализируется элементами И и элементами ИЛИ и на выходе регистра сдвига генерируется последними, кроме того, на выходе генерируются единичные короткие импульсы всякий раз, когда появляются два (и более) одинаковых единичных или нулевых бита, следующих подряд. Последовательность коротких

единичных импульсов с выхода элемента ИЛИ поступает на счетный вход блока формирования номера шага квантования, где в течение интервала анализа производится обработка данной последовательности импульсов, и по его окончании .на выходе (в двоичном виде) устанавливается номер текущего шага квантования.

Двоичное число, соответствующее номеру текущего шага квантования,поступает

на управляющие входы блока мультиплексирования.

Блок проключает одно из хранящихся в двоичном виде на пятых выходах блока значений шагов квантования в соответствии с

кодом, установившимся на его управляю- щих входах. Двоичное число, соответствующее текущему шагу квантования, с выхода блока мультиплексирования поступает на первыевходы АЛБ и в зависимости от состояния его управляющего входа суммируется либо вычитается из двоичного числа, присутствующего на вторых входах АЛ Б. Двоичное число на вторых входах АЛБ является результатом аналогичной арифметической

одерации (произведенной в предыдущем тактовом интервале), хранящимся в буферном регистре в течение одного Тактового интервала. На выходе буферного регистра, таким образом, образуется двоичное число,

величина которого определяет величину напряжения аппроксимации входного сигнала в цепи обратной связи кодера. Преобразование данного двоичного числа в уровень напряжения производит ЦАП.

Принцип алгоритма работы кодера в целом повторяется в декодере.

Однако недостатками известного устройства являются наличие прямоугольной ступеньки и аппроксимация восстанавливаемого сигнала, что обуславливает большие шумы квантования, а это приводит к ухудшению отношения сигнал/шум, а также низкая защищенность от воздействия помех, приводящих при превышении максимальной величины аппроксимирующего напряжения на выходе ЦАП к искажениям восстанавливаемого сигнала.

Целью изобретения является повышение отношения сигнал/шум,

На фиг. 1 и 2 даны схемы устройства; на фиг.З - диаграммы, поясняющие принцип его работы,

Дельта-кодек содержит компаратор 1, регистр 2 сдвига, первые схемы 3 совпадения, схему 4 объединения, первый инвертор

5, вторую схему 6 совпадения, третью схему 7 совпадения, первый реверсивный счетчик 8, первый дешифратор 9, второй дешифратор 10, .вторые инверторы 11, формирователь 12 импульсных последовательностей, мультиплексор 13, четвертую схему 14 совпадения, пятую схему 15 совпадения, второй реверсивный счетчик 16, третий дешифратор 17, четвертый дешифраторов, третьи инверторы 19, ЦАП 20, опорный ге- нератор 21, регистр 22 сдвига, первые схемы 23 совпадения, схему 24 объединения, первый инвертор 25, вторую схему 26 совпадения, третью схему 27 совпадения, первый реверсивный счетчик 28, первый дешифратор 29, второй дешифратор 30, вторые инверторы 31, формирователь 32 импульсных последовательностей, мультиплексор 33, четвертую схему 34 совпадения, пятую схему 35 совпадения, второй pe.ee р.сивный счетчик 36, третий дешифратор 37, четвертый дешифратор 38, третьи инверторы 39, ЦАП 40, опорный генератор 41,

Кроме того, на фиг. 1-3 обозначены, входной сигнал кодера UBx(t), аппроксими- рующее напряжение (выходной сигнал декодера) Ua(t), ДМ-сигнал - выходно.й сигнал кодера (входной сигнал декодера) Y(t), опорная частота ft и частота стробирования fc.

Выход компаратора 1, первый вход ко- торого является входом устройства, соединен с входом регистра 2 сдвига, первый прямой выход которого, являющийся выходом кодера, и второй прямой выход которого, а также его первый и второй инверсные выходы соединены соответственно с первыми и вторыми входами первых схем 3 совпадения, выходы которых соединены с входами схемы 4 объединения, выход которой соединен с первым входом второй схе- мы 6 совпадения и через первый инвертор 5 - с первым входом третьей схемы 7 совпадения. Выход второй схемы 6 совпадения соединен с входом прямого счета первого реверсивного счетчика 8. Выход третьей схемы 7 совпадения соединен с входом обратного счета первого реверсивного счетчи- ка 8. Выходы первого реверсивного счётчика 8 соединены магистралью шин с входами первого дешифратора 9, второго дешифратора 10 и управляющими входами мультиплексора 13. Выходы первого и второго дешифраторов 9 и 10 через вторые инверторы 11 соединены с вторыми входами второй б и третьей 7 схем совпадения. Выходы формирователя 12 импульсных последовательностей соединены магистралью с входами мультиплексора 13, выход которого соединен с вторыми входами четвертой и пятой схем 14 и 15 совпадения,

выходы которых соединены соответственно с входами прямого и обратного счета рееер- сивного счетчика 16, выходы которого магистралью шин соединены с входами третьего и четвертого дешифраторов 17 и 18, выходы которых через третьи инверторы 19 соединены с первыми входами четвертой 14 и пятой 15 схем совпадения. Выходы второго реверсивного счетчика 1.6 магистралью шин соединены с входами ЦАП 20, выход которого соединен с вторым входом компаратора 1; Выход опорного генератора 21 соединен с входом формирователя 12 импульсных последовательностей.

Схема декодера (фиг.2) повторяет схему кодера (фигЛ). однако в декодере отсутствует компаратор 1, входом декодера является вход регистра 9 сдвига, на который поступает ДМ-сигнал с выхода кодера. Выходом декодера является выход ЦАП.

Устройство работает следующим образом.

Входной аналоговый сигнал Uox(t) поступает на первый вход компаратора 1, где сравнивается с аппроксимирующим напряжением Ua(t). Результаты сравнения в виде единичных и нулевых битов записываются в регистр 2 сдвига по информационному входу с приходом импульсов стробирования fc на вход стробирования. .

Цифровая последовательность Y(t), снимаемая с первого прямого выхода регистра 2 сдвига, является выходным сигналом кодера. Продвигаясь далее по регистру 2 сдви- га, импульсная последовательность Y(t) подается с прямых и инверсных выходов регистра 2 сдвига на входы первых схем 3 сорпадения, при этом на выходе первой схемы 4 объединения единичный уровень появляется всякий раз, когда в импульсной последовательности Y(t) подряд следуют хотя бы два одинаковых символа (00 или II). На выходе первого инвертора 5 при этом появляется нулевой уровень.

Наличие двух и более элементных пачек в выходном сигнале кодера Y(t) свидетельствует о том; что аппроксимирующее напряжение Ua(t) не успевает догнать быстро изменяющийся входной сигнал UBx(t) в течение двух и более тактовых интервалов, т.е. дельта-кодер находится в режим перегрузки, а следовательно, сигнал восстанавливег- ся со значительными искажениями из-за того, что шаг квантования недостаточен. Если же в выходном сигнале кодера Y(t) в течение достаточно длительного интервала присутствуют малоэлементные пачки, то шаг квантования выбран чрезмерно большим и восстанавливаемый сигнал Ua(t) имеет слишком низкое отношение сигнал/шум

из-за большой мощности шумов квантования.

Последовательность коротких импульсов с выхода второй схемы б совпадения, несущая в себе информацию о наличии многоэлементных пачек в ДМ-последователь- ности V(t), подается на вход прямого счета первого реверсивного счетчика 8, что приводит к увеличению кода на его выходах.

Последовательность коротких импульсов с выхода третьей схемы 7 совпадения, несущая в себе информацию о наличии одноэлементных пачек в ДМ-последователь- ности Y(t), подается на вход обратного счета первого реверсивного счетчика 8, что приводит к уменьшению его состояния. С его выходов код подается на первый и второй дешифраторы 9 и 10, где первый дешифратор 9 является дешифратором максимального шага квантования, а второй 10 - минимального. Сигналы с выходов первого и второго дешифраторов б и 10 через вторые инверторы 11 подаются соответственно на вторые входы второй и третьей схем 6 и 7 совпадения и запрещают прохождение через них импульсных последовательностей (через вторую схему 6 совпадения - в случае достижения максимального шага квантования, через третью схему 7 совпадения - в случае минимального). Таким образом, образуется схема ограничения работы первого реверсивного счётчика 8.

В ыходы первого реверсивного счетчика 8 магистралью шин соединены с управляющими входами мультиплексора 13, на входы которого заведены выходы формирователя

12импульсных последовательностей, который при соотношении шагов квантования, как 2, может быть выполнен на базе счетчика, таким образом в зависимости от состояния первого реверсивного счетчика 8 на выход мультиплексора за время Тс 1-/fc пройдет последовательность, количество импульсов в которой соответствует шагу квантования, т.е. чем больше шаг квантования, тем больше импульсов пройдет за время Тс. Последовательность стробирующих импульсов fc также формируется в формирователе 12 импульсных последовательностей путем деления fT частоты опорного генератора 21. Импульсы с выхода мультиплексора

13поступают на вторые входы четвертой и пятой схем 14 и 15 совпадения и подаются импульсы с первых, прямого и инверсного выходов регистра 2 сдвига. Таким образом, в зависимости от того, нулевой или единичный бит присутствует в ДМ-последова- тельности Y(t), импульсы с выхода мультиплексора 13 поступают на вход обратного или прямого счета, второго реверсивного счетчика 16, и его выходной код, соответствующий отсчету аппроксимирующего напряжения, уменьшается либо увеличивается в течение Тс постепенно

(ступенчато).

Третий и четвертый дешифраторы 17 и 18 и третьи инверторы 19 образуют схему ограничения кода аппроксимирующего напряжения Ua(t), которая позволяет избежать

влияния внешних помех. .„

Цифровой код, подаваемый на входы ЦАП 20 с выхода второго реверсивного счетчика 16, преобразуется в аналоговую форму и поступает на второй вход компаратора 1

для сравнения его с входным сигналом Uex(t).

Декодер устройства (фиг.2) работает аналогично обратной связи кодера. На его вход (вход регистра 22 сдвига) приходит ДМпоследовательность Y(t) через канал связи с

выхода кодера. Выходом декодера является выход ЦАП 40. Выходным сигналом декодера является Ua(t)..

Шаг квантования в кодеке изменяется в

соответствии с числом однотипных символов в пачках ДМ-потока Y(t). а следовательно, в соответствии с амплитудой и частотой входного сигнала.

Формирование сигнала аппроксимации

Ua(t) производится без использования труднореализуемых элементов, которые применялись в аналогах. Кроме того, алгоритм изменения шага квантования позволяет осуществлять аппроксимацию входного сигнала Uex(t) квазитреугольными ступеньками (пример такой ступеньки показан на фиг.З) в отличие от прямоугольных, которые применялись в прототипе. Введение ограничения работы реверсивного счетчика 16

позволило повысить помехозащищенность восстанавливаемого сигнала при превышении максимальной величины аппроксимирующего напряжения на выходе ЦАП 20 (40). Все это значительно повышает качество

преобразования сигнала, а именно повышает точность отслеживания за входными сигналами.

За счет изменения алгорима работы це- пи компандирования путем введения новых блоков и связей повышается отношение сигнал/шум восстанавливаемого сигнала. Особенностью предложенного дельта-кодера является практически полное отсутствие шумов свободного канала в выходном сигнале Ua(t), вследствие реализации цепи компандирования в чисто цифровом виде и введения ограничения работы первого реверсивного счетчика 8(28), что также является достоинством предложенного устpoucvBa, так как обеспечивает снижение общего уровня шумов восстанавливаемого сигнала, а следовательно, и повышение отношения сигнал/шум.

По сравнению с прототипом в предложенном устройстве меньшие шумы квантования и повышения помехозащищенность к действию внешних помех, что обеспечивает лучшее отношение сигнал/шум и позволяет ожидатьтехнологическийэффект и широкое применение устройст ва в цифровых системах связи с ДМ.

Ф о р мул а и з о 5 ре т е н и я Дельта-кодек, содержащий дельта-кодер и дельта-декодер, выполненный каждый на регистре сдвига, первые и вторые группы прямых и инверсных выходов которого соединены соответственно с первыми и вторыми входами соответственно первого и второго элементов И, выходы которых соединены с первыми и вторыми входами элемента ИЛИ. выход которого соединен с первым входом блока формирования номера шага квантования, выходы которого соединены с управляющими входами мультиплексора, выход которого подключен к первому входу блока формирования кода аппроксимации, группа выходов которого соединена с соответствующими входами цифроаналогового преобразователя, выход которого в дельта-кодере подключен к первому входу компаратора дельта-кодера, второй вход которого является входной информационной шиной, а выход цифроаналогового преобразователя в дельта-декодере является выходной шиной, выход дельта-модуляции дельта-кодера через линию связи подключен к информационному входу регистра сдвига дельта-декодера, о т л и- чающийся тем, что. с целью повышения отношения сигнал/шум, в дельта-кодер и дельта-декодер соответственно введены последовательно соединенные генератор опорной частоты и формирователь импульсной последовательности, первый выход которого соединён с входом синхронизации регистра сдвига и третьими входами первого и второго элементов И, вторые выходы подключены к соответствующим информационным входам мультиплексора, а блок формирования номера шага квантования соответственно в дельта-кодере и дельта-декодере выполнен на третьем и четвертом 5 элементах И, первом реверсивном счетчике. двух дешифраторах и трех элементах НЕ, вход первого из которых объединен с первым входом третьего элемента И и подключен к выходу элемента ИЛИ, а выход

.0 соединен с первым входом четвертого элемента И, второй вход которого и второй вход третьего элемента И подключены соответственно к выходам второго и третьего элементов НЕ, а выходы - соответственно к входам

5 прямого и обратного счета первого реверсивного счетчика, выходы которого являются выходами блока и соединены с соответствующими входами первого и второго дешифраторов, выходы которых соеди0 нены соответственно с входами второго и третьего элементов НЕ, третий вход четвертого элемента И объединён с третьим входом второго элемента И, а блок формирования кода аппроксимации соот5 ветственно в дельта-кодере и дельта-декодере выполнен на Пятом и шестом элементах И, втором реверсивном счетчике, третьем и четвертом дешифраторах, четвертом и пятом элементах НЕ, выходы которых

0 соединены с первыми входами соответственно пятого и шестого элементов И, вторые входы которых объединены и являются первым входом блока, третьи входы объединены с первыми входами соответственно

5 первого и второго элементов И, а выходы подключены соответственно к входам прямого и обратного счета второго реверсивного счетчика, выходы которого подключены к соответствующим входам третьего и четвер0 того дешифраторов, выходы которых соединены соответственно с входами четвертого и пятого элементов НЕ, при этом входы четвертого дешифратора являются группой выходов блока, причем выход компаратора

5 дельта-кодера соединен с информационным входом регистра сдвига дельта-кодера, прямой выход первой труппы которого является выходом дельта-модуляции дельта-кодера. .

Риг.1

Устройство относится к электросвязи и предназначено для высококачественного преобразования аналоговых сигналов в цифровой вид. Целью изобретения является увеличение отношения сигнал-шум. Цель достигается усовершенствованием алгоритма цепи командирования, введением новых блоков и связей, устраняющих искажения паузных последовательностей, а также позволяющих формировать приращение аппроксимирующего сигнала квазитреугольными ступеньками и улучшающих помехозащищенность устройства на верхней границе динамического диапазона. Отличительной чертой предлагаемого устройства является введение в дельта-декодер высокочастотного генератора опорной частоты, формирователя импульсной последовательности, а также выполнение блока формирования номера шага квантования и блока формирования кода аппроксимации. 3 ил.