Селектор импульсов Советский патент 1990 года по МПК H03K5/26 

Iff

ел

со

00 4

Изобретение относится к импульсной технике и может быть использовано для вьщеления импульсных периодических сигналов из помех.

Цель изобретения - повышение точности селекции и расширение частотного диапазона.

На фиг. 1 приведена структурная схема устройства; на фиг. 2 - структурная схема таймера; на фиг. 3 - структурная схема блока выбора наименьшего значения.

Селектор импульсов содержит последовательно соединенные аналого-цифровой преобразователь 1, первый коммутатор 2, блок 3 выбора наименьшего значения и ключ 4, прследовательно соединенные второй коммутатор 5 и блок 6 задержки, а также таймер 7, входную шину 8, шину 9 импульсов выборки, шину 10 запуска, шину 11 установки количества импульсных последовательностей, шину 12 установки времени задержки, шину 13 тактовых импульсов и выходную шину 14.

Первый выход первого коммутатора 2 соединен с первым входом второго коммутатора 5, второй вход которого соединен с выходом блока 3. Входная шина 8 соединена с входом аналого- цифрового преобразователя 1, вход запуска которого соединен с шиной 9. Первый выход таймера соединен с входами управления первого и второго коммутаторЬв 2 и 5, второй выход - с входом управления ключа 4, первый, второй, третий и четвертьй входы таймера - с шинами 10-12 соответственно Второй и третий входы блока 6 рое- динены с шинами 12 и 9 соответственно, а выход - с вторым входом блока ,3. Выход ключа 4 соединен с выходной шиной 14, Таймер 7 (фиг. 2) содержит первьй

15и второй 16 триггеры, первый 17

и второй 18 счетчики импульсов, первый 19 и второй 20 компараторы кодов элемент И 21 и одновибратор 22.

Первый вход элемента И 21 является первым входом таймера 7 и соединен -с входами сброса триггеров 15 и

16и второго счетчика 18. Второй вход элемента И 21 соединен с выходо одновибратора 22, входом установки первого триггера 15 и счетным входом второго счетчика 18. Выход элемента

И 21 соединен с входом сброса первого счетчика 17, счетньйт вход которо

0

5

0

5

0

5

0

5

го является третьим входом таймера 7, а выход соединен с первым входом первого компаратора 19, второй вход которого является четвертым входом таймера 7, а выход соединен с входом одновибратора 22. Выход второго счетчика 18 соединен с первым входом вто- :рого компаратора 20, второй вход ко- торого является вторым входом таймера 7, а выход соединен с тактовым входом триггера 16. ; Блок 6 задержки в случае, когда реализуется переменная задержка, может быть выполнен по одной из известных схем управляемой цифровой задержки, например, на основе интегральных схем, представляющих собой сдвиговый регистр переменной длины.

Блок 3 (фиг. 3) содержит компаратор 23 кодов, элемент ИЛИ 24 и коммутатор 25, выход которого является выходом блока 3, первый и второй входы являются первым и вторым входами блока 3 и соединены соответственно.с (Первым и вторым входами компаратора 23, первый и второй выходы которого соединены с входами элемента ИЛИ 24, выход которого соединен с входом управления коммутатора 25.

Селектор импульсов работает следующим образом.

Перед началом работы устройства задаются, например, тумблерами на шине 1 1 значения количества импульсных последовательностей п необходимого для предварительной селекции сигнала перед его ввдачей, а на шине 12 - времени задержки Г , равного периоду повторения последовательностей импульсов.

Работа устройства начинается по сигналу запуска на шине 10, по кото- Фому таймер 7 вырабатывает сигналы управления переключением коммутаторов 2 и 5 в положение замыкания контактов I-II, и размыкания ключа 4.

Сигнал с входа; устройства через коммутаторы 2 и 5 поступает на блок

6задержки. Через время О , равное заданному времени задержки, таймер

7по первому выходу с формирует сигнал управления, которьй переключит коммутаторы 2 и 5 в положение I-III. Таким образом, на оба входа блока 3 выбора наименьшего значения синхрон-. но и синфазно будут поступать сигналы с вхрда устройства и с выхода блока 6 задержки (фиг. 5а, б).

Блок 3 производит селекцию полез- ных сигналов, пропуская на свой выход общую часть и з двух сигналов, поступающих одновременно на его входы, и устраняя несовпадающие по фазе помехи, присутствующие в смеси с сигналом. Результат сравнения прямого и задержанного сигналов опять поступает через блок 6 на вход блока 3 для последующей селекции. При этом с каждым циклом сравнения, по времени .равным периоду повторения импульсных последовательностей сигнала, колиfi10

будет соответст1.овать С (N компаратор 19, производящий сравнени С f-ry-H N выдает сигнал равенства кодов, по которому одновибратор 22 сформирует короткий импульс установки в нулевое состояние счетчика 17 и в единичное состояние триггера 15 Это состояние триггера 15, которое соответствует коммутации контактов I-III коммутаторов 2 и 5, останется неизменным до прихода нового импульса запуска. Счетчик 17 будет непрерывно продолжать счет и мпульсов f ;.,

вестйо помех, прошедших на выход бло- 5 Д° Формируемьй одновибратока 3 в результате случайного временного (фазового) их совпадения на его входах, будет неуклонно уменьшаться. . Через (п-1) циклов сравнения, соответствующих времени (n-l) ,.. таймер 7 по второму выходу вьщает управляю7 щий сигнал, замыкающий кон такты ключа 4, и обработанньй сигнал будет поступать на выход устройства. Количество циклов предварительной селекции сигнала (п.-1) выбирается исходя из конкретной помеховой обстановки путем компромисса между минимальным временем обработки сигнала с одной стороны и достижением приемлемого результата в подавлении помех - с другой. При отсутствии совпадения помех (легкая помеховая обстановка) достаточно прохождения всего двух импульсных последовательностей (), т.е. одного, цикла сравнения.

Возможность варьирования С и п позволяет обрабатывать сигналы с различным периодом повторения импульсных -последовательностей и наилучшим образом приспособиться к существующей в данный момент времени помеховой обстановке. При смене п и Г устройство переходит на новый режим работы после подачи сигнала запуска по шине 10.

Таймер 7 работает следующим образом. .

. По сигналу запуска сбрасьшаются в нулевое состояние счетчики.17 и 18 и триггеры 15 и 16. При этом на пря- мьгх выходах триггеров 15 и 16 будут нулевые потенциалы, что соответствует коммутации контактов I-II коммутаторов 2 и 5 и разомкнутым контактам ключа 4. По окончании сигнала запуска счетчик 17 начнет подсчет импульром 22 импульс является также тактирующим для счетчика 18, которьй подсчитывает количество циклов счета Счетчика 17, каждый из которых по

20 длительности равен 1 . Компаратор 20 отмечает момент времени, когда подсчитанное счетчиком 18 количество циклов станет равным заданному (п-1) Сигнал совпадения кодов компаратора

25 20 переведет триггер 18 в единичное состояние, что приведет к замыканию контактов ключа 4. Цикл работы таймера 7 завершается.

Введение в устройство-впалого-

30 цифрового преобразователя 1 продиктовано необходимостью обработки сигналов с различным периодом следования, что в свою очередь требует использования блока 6 задержки с. варьи

ос руемым временем задержки, что для ана логовых сигналов представляет собой достаточно сложную задачу, в то время как преобразованный же в цифровую форму сигнал может быть задержан на

40 любое время.

Для обеспечения синхронизации ра- |боты таймера 7 и блока 6, частоты импульсов на шине 9 (f /б) тактовых импульсов на шине 13 (f-rtf) должны

д быть кратными друг другу, т.е. f

Быб-К

гч

1 (К - целые значе50

55

К ния).

Селектор импульсов может быть применен непосредственно, для обработки аналоговых сигналов (без АЦП). В этом случае структурная схема селектора упрощается. Кроме исключения их схемы АЦП 1 с соответствующими связями существенно упростятся блок 6 задержки и таймер 7.

Повьш1ение точности еелекции достигается за счет уменьшения искажений формы импульсов по сравнению с известным устройством, а также за счет

сов тактовой частоты f

тч

Как только

колич ество сосчитанных, импульсов N

будет соответст1.овать С (N компаратор 19, производящий сравнение С f-ry-H N выдает сигнал равенства кодов, по которому одновибратор 22 сформирует короткий импульс установки в нулевое состояние счетчика 17 и в единичное состояние триггера 15. Это состояние триггера 15, которое соответствует коммутации контактов I-III коммутаторов 2 и 5, останется неизменным до прихода нового импульса запуска. Счетчик 17 будет непрерывно продолжать счет и мпульсов f ;.,

5 Д° Формируемьй одновибратором 22 импульс является также тактирующим для счетчика 18, которьй подсчитывает количество циклов счета Счетчика 17, каждый из которых по

20 длительности равен 1 . Компаратор 20 отмечает момент времени, когда подсчитанное счетчиком 18 количество циклов станет равным заданному (п-1). Сигнал совпадения кодов компаратора

25 20 переведет триггер 18 в единичное состояние, что приведет к замыканию контактов ключа 4. Цикл работы таймера 7 завершается.

Введение в устройство-впалого- ,

30 цифрового преобразователя 1 продиктовано необходимостью обработки сигналов с различным периодом следования, что в свою очередь требует использования блока 6 задержки с. варьиос руемым временем задержки, что для аналоговых сигналов представляет собой достаточно сложную задачу, в то время как преобразованный же в цифровую форму сигнал может быть задержан на

0 любое время.

Для обеспечения синхронизации ра- |боты таймера 7 и блока 6, частоты импульсов на шине 9 (f /б) тактовых импульсов на шине 13 (f-rtf) должны

быть кратными друг другу, т.е. f

Быб-К

гч

1 (К - целые значе0

5

К ния).

Селектор импульсов может быть применен непосредственно, для обработки аналоговых сигналов (без АЦП). В этом случае структурная схема селектора упрощается. Кроме исключения их схемы АЦП 1 с соответствующими связями существенно упростятся блок 6 задержки и таймер 7.

Повьш1ение точности еелекции достигается за счет уменьшения искажений формы импульсов по сравнению с известным устройством, а также за счет

обеспечения возможности выбора оптимального количества сравниваемых импульсных последовательностей.

Формула изобретения

1. Селектор импульсов, содержащий блок задержки и ключ, выход которого соединен с выходной шиной, отличающийся тем, что, с целью повышения точности селекции за счет уменьшения искажений форм1э импульса, в него введены блок выбора наименьшего значения, таймер, первый и второй коммутаторы, причем первый выход первого коммутатора соединен с первым входом второго коммутатора, второй вход которого соединен с входом ключа и с выходом блока выбора наименьшего значения, первый вход которого соединен с вторым выходом первого коммутатора, а второй вход - с выходом блока задержки, первый вход которого соединен с выходом второго коммутатора, первый вход таймера соединен с шиной запуска, второй вход - с шиной установки количества импульсных последовательностей, третий

вход - с шиной тактовых импульсов, первый выход таймера соединен с входами управления первого и второго коммутаторов, а первый и второй выход - с входом управления ключа, при

этом вход первого коммутатора соединен с входной шиной.

2. Селектор по п. 1, отличающийся тем, что, с целью расширения частотного диапазона, в него

введен аналого-цифровой преобразователь, а блок задержки выполнен с переменным временем задержки, причем вход аналого-цифрового преобразователя соединен с входной шиной, а выход соединен с входом первого коммутатора, второй вход блока задержки соединен с шиной установки времени задержки и с четвертым входом таймера, а третий вход соединен с шиной

импульсов выборки и входом запуска :аналого-цифрового преобразователя.

Изобретение относится к импульсной технике и может быть использовано для выделения периодических импульсных сигналов из помех. Цель изобретения - повышение точности селекции за счет уменьшения искажений формы импульсов и обеспечения возможности выбора оптимального количества анализируемых периодов входного сигнала, а также расширение частотного диапазона за счет обеспечения возможности управления длительностью задержки. Для достижения цели в устройство, содержащее ключ 4 и блок 6 задержки, введены аналого-цифровой преобразователь 1, коммутаторы 2, 5,блок 3 выбора наименьшего значения и таймер 7. Первый период входного сигнала проходит через коммутаторы 2 и 5 в блок 6. Последующие периды входного сигнала поступают на блок 3, на выход которого проходит совпадающая часть импульсов. Для обеспечения возможности регулировки задержки в блоке 6 обработка ведется в цифровой форме. Кроме того, устройство содержит шину 9 импульсов выборки, шину 10 запуска, шину 11 установки количества импульсных последовательностей, шину 12 установки времени задержки, шину 13 тактовых импульсов. 1 з.п.ф-лы, 3 ил.

2(

Фиг.2

А7б

В А -Б

L

Ztf

25

х

Фав. З