Способ динамического выравнивания токов параллельно включенных биполярных транзисторов Советский патент 1990 года по МПК G05F1/56 G05F1/59 

Изобретение относится к электротехнике и может быть использовано при разработке преобразовательных комплексов- большой мощности.

Целью изобретения является повышение надежности путем динамического выравнивания токов параллельно включенных биполярных транзисторов при их включении и выключении.

На чертеже приведен пример схемы устройства, реализующего данный способ.

Способ динамического выравнивания токов параллельно включенных биполярных транзисторов, последовательно с каждым из которых включен токоограничивающий элемент, состоит в том, что попарно определяют знак разности потенциалов между точками соединения силового вывода каждого из биполярных транзисторов и токоограни- чивающего элемента и подают запирающий

сигнал на коллекторный переход опережающего транзистора при включении и отстающего транзистора при выключении.

Устройство для реализации способа выравнивания токов параллельно включенных биполярных транзисторов содержит п параллельно включенных биполярных транзисторов 11 - In, блок 2 подключения нагрузки с двумя выводами 3, 4, цепь управления с двумя выводами 5, 6, п токоограничивающих элементов, например дросселей или резисторов, 7i - 7п, блок подключения первого источника 8 питания постоянного тока с двумя клеммами 9, 10, п базовых резисторов 11i - 11п, п развязывающих диодов 12i - 12п, п управляемых ключевых элементов 13i - 13п (например, на транзисторе 14 с базовым резистором 15 и резистором 16 смещения), каждый из которых имеет два выходных вывода 17. 18 и один входной вывод 19, п (п-1)-вхоО

о о

довых логических элементов ИЛИ 201 - 20п, блок подключения второго источника 21 пи тания постоянного тока с двумя клеммами 22, 23, п ограничительных резист ipOB 24i 24пи

трансформаторов, каждый

;из которых имеет одну первичную обмотку 25 и две вторичные обмотки 26 и 27 соответст- ;венно, причем эмиттеры транзисторов 11 - 1 п :подключены к одному выводу 3 блока 2 под- 1ключения нагрузки 2 и одному входу 6 цепи управления, а коллектор каждого силового |транзистора 1i - In через соответствующий токоограничивающий элемент 7i - 7п подключен к одной клемме 9 блока подключе- ;ния первого источника 8 питания |постояиноготока, вторая клемма 10 которого соединена с другим выводом 4 блока 2 подключения нагрузки, база каждого транзистора через базовый резистор 11i - 11п соединена с другим входом 5 цепи управления, параллельно змиттерному переходу транзистора 14 ключевых элементов 13i - 13п включен резистор 16 смещения, а база через базовый резистор 15 соединена с входным выводом 19, один выход каждого ключевого элемента 13i - 13п подключен к первому выводу соответствующего развязывающего диода 12i - 12п, а второй выход ключевых элементов 13i - 13п соединен с коллектором соответствующего биполярного транзистора 1i - In, входной вывод 19 каждого из которых соединен с выходом соответствующего (п-1)-вхОдового логического элемента ИЛИ 20i - 20п, первичные обмотки трансформаторов 25г- 25 InrJ.

2

включены между коллекторами каждых двух из биполярных транзисторов 1i - In, а каждая из вторичных обмоток 26i - 25 LllnjJ,

2

27i - 27 ( )- между одним из входов

2.

ОДНОГО из логических элементов ИЛИ 20i - 20п и вторым выходом соответствующего ему управляемого ключевого элемента 131 - 13п, причем начало первичной обмотки 25i25 (п - 1) соответственно каждого транс- 2

форматора соединено с началом первой вторичной обмотки 26i - 26 ILllLzi} этого

2

трансформатора, а конец первичной обмотки 25i - 25 ( ) - с концом второй

2

вторичной обмотки 27i - 27 (п- i ) одна

2

клемма 22 блока подключения второго источника 21 питания подключена к второму выводу каждого из развязывающих диодов 12i 12п, а другая клемма 23 через каждый

ограничительный резистор 241 24п к базе каждого биполярного тпанзисгора 11 - 1,,.

Устройство для реализации способа динамического выравнивания токов парамлельно включенных биполярных транзисторов работает следующим образом.

В исходном состоянии, т.е. при подключенных источниках 8 и 21 питания к блокам, ключевые элементы 13i - 13п и биполярные

0 транзисторы И - 1„ находятся в закрытом состоянии.

При поступлении отпирающего управляющего импульса на эмиттерные переходы биполярные транзисторы 11 - 1п открывают5 ся, и если насыщение транзисторов проходит одинаково, увеличение их коллекторных токов происходит равномерно. Если же насыщение тра.нзисторов в процессе включения проходит неодинаково, например

0 транзистор 1i открывается быстрее, чем транзисторы 12 -- In, то потенциал его коллектора становится ниже, чем потенциал коллекторов транзисторов 12 - In, и при этом по первичным обмоткам 25i, 25п трансформа5 торов начинает протекать ток. а напряжение, наводимое во вторичных обмотках

261-26 (п-О , 271 - 27 I}(i;jj через 2-- -2 - f(п- 1)-входовые логические элементы ИЛИ

0 20i - 20п поступает на входы 19i - 19п управления ключевых элементов 13i - 13п. В данном случае открывается ключевой элемент 13i и по цепи клемма 22 блока подключен и я источника 21 питания 5 развязывающий диод 12i - ключевой элемент 13i - коллекторный переход транзистора 11 - ограничительный резистор 24i - клемма 23 источника 21 питания протекает ток, который призакрывает биполярный транзи0 стор 1i, напряжение на его коллекторе повышается, а коллекторные токи транзисторов 1i - In выравниваются. Если после этого разбаланс токов повторяется, то аналогично происходит ограничение коллек5 торного тока в любом из транзисторов, включение которого происходит быстрее, чем у остальных, Процесс выравнивания коллекторных токов При включении длится до тех пор, пока все транзисторы не войдут

0 в режим насыщения. Выравнивание токов в статическом режиме происходит за счет деления суммарного входного тока токоогра- ничивающими элементами 7i - 7h.

При поступлении на эмиттерные пере5 ходы транзисторов 11 - 1 п запирающего импульса управления начинается процесс их выключения. Так как частотные свойства транзисторов различны, то первым в активную Область входит самый быстродействующий транзистор, например 12. При этом в

момент начала спада его коллекторного тока напряжение на токоограничивающем элементе 72 меняется и по первичным обмоткам 25i, 252 трансформаторов начинает протекать ток. Напряжение, наводимое на их вторичных обмотках, через (п-1)-входо- вые логические элементы ИЛИ 20i, 20п включает ключевые элементы 13i, 13п и насыщенные транзисторы 1i, In форсированно закрываются по коллекторному переходу. Процесс запирания длится до тех пор, пока все транзисторы не войдут в режим отсечки.

Формула изобретения Способ динамического выравнивания токов параллельно включенных биполярных транзисторов, последовательно с каждым

из которых включен токоограничивающий элемент, состоящий в том, что на их эмиттер- ный переход подают импульсы управления соответствующей полярности для включения и выключения транзисторов, отличающийся тем, что, с целью повышения надежности путем динамического выравнивания токов параллельно включенных биполярных транзисторов при их включении и

выключении, определяют знак разности потенциалов между точками соединения выводов указанных транзисторов с их токоограничивающим элементом и в соответствии со знаком полученной разности

потенциалов подают запирающий сигнал на коллекторный переход опережающего транзистора при включении транзисторов и отстающего при их выключении.

Изобретение относится к электротехнике, в частности к преобразовательной технике, и может найти применение в регуляторах электрической мощности. Целью изобретения является динамическое выравнивание токов параллельно включенных биполярных транзисторов при их включении и выключении. Последовательно с каждым из параллельно включенных биполярных транзисторов включен токоограничивающий элемент. На интервалах включения-выключения измеряют разность потенциалов между точками соединения каждого из биполярных транзисторов с соответствующим токоограничивающим элементом. В зависимости от знака полученной разности при включении подают запирающий сигнал на коллекторный переход опережающего биполярного транзистора. При выключении запирающий сигнал подают на коллекторные переходы отстающих биполярных транзисторов. 1 ил.

ад ,a, 22