Устройство управления переключением резерва Советский патент 1990 года по МПК H05K10/00 G06F11/20 

1, то на его выходе появляется сиг- 30 щей логической ячейки 1, По этому

Изобретение относится к автоматике и вычислительной технике и может быть использовано для автоматического включения в работу элементов резервированной системы. Цель изобретения - повышение надежности устройства. Матрицы 7 исключающих логических ячеек обеспечивают подключение резервируемых блоков 13-15 к направлению, заданному элементами 1, 2 управления в соответствии с приоритетом направления и приоритетом резервированного блока. 1 ил.

нал логического О, который поступает на коммутатор 6.

По этому сигналу коммутатор 6 включает в работу резервируемый блок 14

по направлению 2. Одновременно сигнал ,- вируемый блок, не занятьш в каком t

О

логического О с выхода элемента И-НЕ 8 второй переключающей логической ячейки 7 столбца матрииы поступает на входы элементов И 9-12 данной логической ячейки, устанавливая на их выходах сигналы логического Сигнал логического О с выхода элемента И 9 запрещает прохождение сигнала Запрос в третью и соответственно в последующие переключающие логи- дд ческие ячейки 7 второго столбца матрицы.

Сигнал логического О с выхода элемента И 10 запрещает прохождение

сигнала 1 (Блок исправен) в третьЮ5о чающей логической ячейки 7 первого и, соответственно, в последунядие пе- - столбца матрицы, а так как включение реключаощие логические ячейки 7 вто- этой ячейки.запрещено сигналом логического О, поступающего от второй переключающей логической ячейки 7 вто- се рой.строки матрицы, то на первый вход

либо другом направлении, в данном случае блок 15..

Происходит это следугацим образом, Если, например, вышел из строя резер- 40 вируемый блок 13, занятый в направле- , 1ШИ I, то сигнал логической 1 с выхода элемента И-НЕ 8 первой переключающей логической ячейки 7 первого столбца матрицы разрешает прохождение сигнала логической 1 (Запрос) с выхода элемента 1 управления через первьв элемент И 9 той же переключающей логической ячейки 7 на вход первого элемента И 9 вт орой переклюрой строки матриш 1, предотвращая возможное включение блока 14 в работу по направлениям III, IV,,,.

Сигнал логического О с выхода элемента И 11 поступает на вход элемента И-ИЕ 8 первой переключающей логической ячейки 7 второго столбца

первого элемента И 9 второй переключающей логической ячейки 7 первой строки матрицы с выхода элемента И-НЕ 8 этой же переключающей логической

сигналу коммутатор 6 отключает неис- npaBittra резервируемый блок, я ц работу по этому направлению включается исправньй менее приоритетный резер- J

дд

либо другом направлении, в данном случае блок 15..

Происходит это следугацим образом, Если, например, вышел из строя резер- 40 вируемый блок 13, занятый в направле- , 1ШИ I, то сигнал логической 1 с выхода элемента И-НЕ 8 первой переключающей логической ячейки 7 первого столбца матрицы разрешает прохождение сигнала логической 1 (Запрос) с выхода элемента 1 управления через первьв элемент И 9 той же переключающей логической ячейки 7 на вход первого элемента И 9 вт орой переклюпервого элемента И 9 второй переключающей логической ячейки 7 первой строки матрицы с выхода элемента И-НЕ 8 этой же переключающей логической

ячейки 7 поступает сигнал логической 1, который разрешает прохождение сигнала Запрос от элемента 1 управления в третью переключающую логи- ческую ячейку 7 первого столбца матрицы, что вызывает появление логачес- кого О на выходе элемента И-НЕ 8 и включение тем caNbiM с помощью коммутатора 6 резервируемого блока 15 по направлению I, Одновремегшо сигнал; логического О с выхода элемента И 11 третьей переключающей логической ячейки 7 первого столбца матрицы блокирует возможность включения первой и второй переключающих логических ячеек 7 того же первого, столбца матрицы, что исключает в рассматриваемой ситуации самопроизвольное под- ключе1ше в работу более приоритетно- го резервируемого блока 13 при его :восстановлении или резервируемого :блока 14 при его освобождении из работы. Подключение более приоритетного свободного блока может быть обеспе- чено принудительной кратковременной подачей (имитацией, например, выклю- питания блока или любым другим способом) сигнала Авария блока от элемента контроля 5,

Аналогично устройство работает при снятии сигнала Запрос от элемента :1 или 2 управления. Например, если в рассмотренной выше ситуации с элемента 2 управле шя прекрал(ается поступ- ление сигнала Запрос (т.е. из фиксированного ранее состояния логической 1 этот элемент управления пере- водится в состояние логического О), то сигнал логического О через эле- мент И 9 первой переключающей логической ячейки 7 второго столбца матри цы поступает на вторую переключаюя(ую логическую ячейку 7. Ранее этой ячейкой в работу по направлению II был подключен резервируемый блок 14. При поступлении сигнала логического О на вход данной ячейки на выходе ее элемента И-НЕ 8 появляется сигнал логической 1, отключающий с помощью

коммутатора 6 резервируемый блок 14 из работы по направлению II, При этом сигнал логической 1 (Блок испра-. вен) от элемента 4 контроля резервируемого блока 14 проходит через элемент И 10 этой переключающей логической ячейки 7 на вход элемента И-НЕ 8 следугадей переключающей логической ячейки 7 второй строки матрицы. Если последующее третье направление (элементы которого не показаны) требует включения блока, то высвободившийся резервируемый блок 14 устройством управления будет автоматически включен в работу по этому направлению.

Формула изобретени

Устройство управления переключе- резерва, содержащее элементы управления переключегкием peзepвиpye Jыx блоков, элементы контроля резервируемых блоков, коммутатор и матрицу переключающих логических ячеек с числом столбцов, равным числу элементов управления подключением резервируемых блоков, и числом строк, равным числу элементов контроля резервируемых блоков, каждая переключающая логическая ячейка матрицы содержит первый и второй элементы И, элемент И-НЕ выход которого соединен с соответствующим управляющим входом коммутатора и первыми входами первого и второго эле ментов И, выход i-ro элемента управления подключением блоков соединен с первым входом элемента И-НЕ и вторым входом первого элемента И логической ячейки первой строки i-столбца матрицы переключающих логических ячеек, выход i-ro элемента контроля резервируемых блоков соединен с вторым входом элемента И-НЕ и вторым взйэдом второго элемента И логической ячейки первого столбца строки матрицы, выход первого элемента И логической ячейки соединен с первым входом элемента И-НЕ следующей переключающей логической ячейки того же столбца матрицы, а выход второго элемента И логической ячейки соединен с вторым входом элемента И-НЕ следукщей логи- ческой ячейки той же строки, отличающееся тем, что, с целью повышения надежности устройства, в нем каждая переключающая логическая ячейка матрицы содержит третий и четвертый элементы И, первые входы которых соединены с выходом элемента И-НЕ той же логической ячейки, выход третьего элемента И логической ячейки соединен с третьим входом элемента И-НЕ и вторым входом третьего элемента И предыдущей переключакяцей логической ячейки того же столбца матрицы, а выход четвертого элемента И пе-

9161767510

реключающей логаческой ячейки соеди-И предыдущей переключакицей логаческой

нен с четвертым входом элемента И-ПЕячейки той же строки матрицы переклюи вторым входом четвертого элементачающих логических ячеек.