Цифровой осциллограф Советский патент 1991 года по МПК G01R13/20 

Изобретение относится к электроизмерительной технике и может быть использовано в устройствах калибровки портативных и сверхпортативных цифровых осциллографов,

Цель изобретения - сокращение времени калибровки путем автоматизации.

На чертеже представлена блок-схема предлагаемого цифрового осциллографа.

Схема содержит усилитель 1, аналого- цифровой преобразователь 2, блок 3 индикации, блок 4 синхронизации и развертки, калибратор 5, анализатор 6 шумов квантования, расширитель 7 импульсов и индикатор 8 готовности калибровки.

Анализатор 6 шумов квантования состоит из цифрового коммутатора 9, первого суммирующего счетчика 10, второго суммирующего счетчика 11, первого дифференциального компаратора 12, второго дифференциального компаратора 13 и элемента И 14.

Вход входного усилителя 1 вовремя измерений соединен с шиной исследуемого сигнала. Первый выход входного усилителя 1 соединен с входом аналого-цифрового преобразователя 2, а второй выход - с вторым входом блока 4 синхронизации и развертки. Первый выход блока 4 синхронизации и развертки соединен с шиной сигнала синхронизации. Выходы младшего и старшего разрядов аналого-цифрового преобразователя 2 соединены соответственно с информационным и управляющим входами анализатора 6 шумов квантования. Многоразрядный выход аналого-цифрового преобразователя 2 соединен с входом блока 3 индикации. Первый выход блока 4 синхронизации и развертки соединен с тактовыми входами блока 3 индикации и аналого-цифрового преобразователя 2 и счетным входом анализатора 6 шумов квантования. Второй выход блока 4 синхронизации и развертки соединен с входом сброса анализатора 6 шумов квантования, выход которого через расширитель 7 импульсов соединен с входом индикатора 8 готовности калибровки.

Информационный и управляющий входы анализатора 6 шумов квантования соединены соответственно с информационным и управляющим входами цифрового коммута - тора 9. Первый и второй выходы цифрового коммутатора 9 соединены соответственно с входами блокировки первого суммирующего счетчика 10 и второго суммирующего счетчика 11. Счетный вход анализатора 6 шумов квантования соединен соответственно с счетными входами первого суммирующего счетчика 10 и второго суммирующего счетчика 11. Вход сброса анализатора 6 шу

мов квантования соединен с входами сброса первого суммирующего счетчика 10, второго суммирующего счетчика 11 и элемента И 14. Выход первого суммирующего счетчика 10 соединен с входом первого дифференциального компаратора 12. Выход второго суммирующего счетчика 11 соединен с входом второго дифференциального компаратора 13. Первый и второй опорные

0 входы первого дифференциального компаратора 12 соединены соответственно с шинами постоянных цифровых кодов Код 1 и Код 2. Первый и второй опорные входы второго дифференциального компаратора

5 13 соединены соответственно с шинами постоянных цифровых кодов Код 3 и Код 4. Выходы первого и второго дифференциальных компараторов 12 и 13 соединены соответственно с первым и вторым входами

0 элемента И 14, выход которого соединен с выходом анализатора 6 шумов квантования. Возможны и другие варианты реализации анализатора 6, например, его функции может выполнять микропроцессор.

5Цифровой осциллограф работает следующим образом.

Исследуемый сигнал усиливается входным усилителем 1 и поступает на вход аналого-цифрового преобразователя 2 и второй

0 вход блока 4 синхронизации и развертки. Тактовые импульсы с первого выхода блока 4 синхронизации и развертки, частота которых определяется коэффициентом развертки, поступают на тактовые входы

5 преобразователя 2 и блока 3 индикации. В момент поступления тактового импульса аналого-цифровой преобразователь 2 преобразует мгновенное значение входного сигнала в цифровой код, который запомина0 ется в цифровом запоминающем устройстве, входящем в состав блока 3 индикации.

После того, как в блок 3 индикации поступит необходимое количество цифровых кодов, он начинает отображение запомнен5 ной реализации входного сигнала на экране матричного индикатора.

Для калибровки цифрового осциллографа вход входного усилителя 1 отключают от шины исследуемого сигнала и подключают

0 к выходу калибратора 5. При этом устанавливают требуемые значения коэффициента преобразования (коэффициента вертикального отклонения усилителя 1)и коэффициента развертки (блок 4), которые выбраны так.

5 чтобы размер изображения эталонного сигнала (меандр) по вертикали был больше половины экрана матричного индикатора и на экране наблюдалось несколько периодов сигнала. Затем регулируя коэффициент преобразования, т е. растягивая или сжимая

амплитудную шкалу цифрового осиллогра- фа и регулируя смещение нуля аналого-цифрового преобразователя 2 (т.е. сдвигая всю шкалу вниз или вверх), добиваются возникновения на экране блока 3 индикации изображения шумов квантования на верхнем и нижнем уровнях изображения эталонного сигнала.

Старший разряд выходного кода преобразователя 2 управляет цифровым коммутатором 9 так, что младший разряд этого же кода поступает через коммутатор 9 на вход блокировки счетчика 10, если старший разряд равен О, или на вход блокировки счетчика 11, если старший разряд равен 1. Значение старшего разряда цифрового кода с выхода преобразователя 2 сообщает о том, что в верхней или нижней половине экрана отображена точка, соответствующая этому коду. Поскольку размер изображения эталонного сигнала по вертикали составляет более половины экрана матричного индикатора, то отсчетам верхнего и нижнего уровней соответствуют различные значения старшего разряда.

Таким образом, коммутатор 9 разделяет младшие разряды цифровых кодов с преобразователя 2 на две группы, соответствующие противоположным уровням эталонного сигнала.

Счетчики 10 и 11 осуществляют счеттак- товых импульсов, поступающих с первого выхода блока 4 на их счетные входы, лишь в том случае, если на вход блокировки соответствующего счетчика с выхода коммутатора 9 поступает младший разряд выходного кода преобразователя 2, равный логической 1, а на вход Сброс не поступает сигнал об окончании развертки. К моменту окончания развертки в одном из счетчиков накапливается сумма младших разрядов цифровых кодов (отсчетов), соответствующих верхнему уровню эталонного сигнала, а в другом счетчике - нижнему уровню.

Дифференциальные компараторы 12 и 13 сравнивают результаты суммирования с парами цифровых пороговых кодов, которые выбраны заранее так, что ограничивают интервал, содержащий максимальное значение соответствующей полусуммы младших разрядов. Сигнал на выходе дифференциальных цифровых компараторов появляется лишь в том случае, если результат суммирования заключен внутри числового отрезка между выбранными порогами.

Ширину интервалов выбирают в соответствии с допустимой погрешностью калибровки. Чем уже интервалы, тем ближе должно быть распределение шумов квантования к равновероятному. При этом результаты суммирования попадают внутрь соответствующих интервалов и тем выше будет достигнутая точность калибровки, о чем дает знать сигнал окончания калибровки. В то 5 же время, чем уже интервалы, тем тщательнее должна производиться регулировка коэффициента преобразования и напряжения смещения, а это приводит к увеличению времени калибровки.

10Сигнал окончания развертки с второго

выхода блока 4 синхронизации и развертки поступает на входы сброса счетчиков 10 и 11. Этот сигнал осуществляет обнуление счетчиков и подготовку к следующему цик15 лу. Этот же сигнал открывает элемент И 14, который пропускает сигнал на расширитель 7 импульсов лишь при условии, что после окончания развертки сработают оба дифференциальных компаратора. Это произойдет

0 только в том случае, если распределение шумов квантования на верхнем и нижнем уровнях изображения эталонного сигнала будет близким к равновероятному.

Сброс счетчиков происходит не мгно5 венно и, кроме того, дифференциальные компараторы 12 и 13 реагируют на изменение сигнала с выхода счетчиков 10 и 11 также с некоторой задержкой. Поэтому при наличии сигналов на выходах комларттсров

0 12 и 13 к концу прямого хода развертки, т.е. и к моменту поступления сигнал ч окончания развертки на выходе элемента И 14 формируется короткий импульс. Длительность этого импульса равна сумме задержек счетчика

5 и дифференциального компаратора, причем задержка компаратора, который представляет собой многоступенчатую схему, значительно больше задержек остальных элементов этой же серии микросхем. Поэ0 тому длительность импульса, сформированного на выходе эпемента И 14, вполне достаточна для срабатывания любой микросхемы из той же или более быстродействующей серии микросхем. При этом

расширитель 7 импульсов формирует сигнал, включающий индикатор 8 готовности калибровки. Длительность импульсов выбирают такой, чтобы оператор успел зафиксировать срабатывание индикатора 8,

0 например с помощью звука, что свидетельствует о достижении высокой точности калибровки цифрового осциллографа. После этого дальнейшее регулирование его коэффициента преобразования прекращается.

5 Так как расширитель 7 выполнен на основе одновибратора с повторным запуском, то после достижения готовности калибровки индикатор 8 будет включен до тех пор, пока оператор не отключит калибратор 5 от входа прибора.

В цифровом осциллографе имеется возможность определить момент достижения требуемой точности калибровки за время прямого хода развертки, необходимого для записи в память цифрового осциллографа одной реализации (одного кадра). Общее количество отсчетов в запоминаемой реализации сигнала равно числу дискретов.

Формула изобретения

Цифровой осциллограф, содержащий входной усилитель, вход которого соединен с шиной исследуемого сигнала, а первый выход - с входом аналого-цифрового преобразователя, многоразрядный выход которого соединен с входом блока индикации, блок синхронизации и развертки, первый вход

которого соединен с шиной сигнала синхронизации, второй вход - с вторым выходом входного усилителя, а первый выход - с тактовыми входами блока индикации и

аналого-цифрового преобразователя, и калибратор, отличающийся тем. что, с целью сокращения времени калибровки, он содержит индикатор готовности калибровки, расширитель импульсов и анализатор

шумов квантования, информационный и управляющий входы которого соединены соответственно с выходами младшего и старшего разрядов аналого-цифрового преобразователя, тактовый вход и вход сброса соответственно с первым и вторым выходами блока синхронизации и развертки, а выход через расширитель импульсов - с входом индикатора готовности калибровки.

Изобретение относится к электроизмерительной технике и может быть использоГ вано в устройствах калибровки портативных и сверхпортативных осциллографов. Цель изобретения - сокращение времени калибровки, -достигается введением в цифровой осциллограф анализатора 6 шумов квантования, расширителя 7 импульсов и индикатора 8 готовности калибровки. С помощью этих устройств завершение калибровки автоматически фиксируется в момент, когда оба уровня эталонного сигнала калибратора находятся в непосредственной окрестности границ раздела строк на экране блока 3 индикации. Кроме того, на чертеже показаны входной усилитель 1, аналого-цифровой преобразователь 2, блок 3 индикации, блок 4 синхронизации и развертки, калибратор 5 1 ил. с/ С о N а О