Компаратор фазового сдвига Советский патент 1991 года по МПК G01R25/00 

Ј

Изобретение относится к технике электрических измерений, а именно к аппаратуре для аттестации (путем одновременного компарирования) образцовых мер по образцовым мерам более высокого порядка. Цель изобретения - расширение диапазона частот при уменьшении массогабаритных параметров - достигается применением в компараторе двух частотных дискриминаторов 11 и четырех коммутаторов 12 частоты, каждый из которых содержит делитель 13 частоты, мультиплексор 14 и триггер 15. Компаратор имеет два идентичных канала 1, каждый из которых содержит два усилителя 2, преобразователь 3 фаза - код, времязада- ющий блок 4, блок 5 кодирования, формирователь 6 кодов, вычислитель 7. Кроме того, в состав компаратора входят блок 8 сравнения кодов, блок 9 управления и генератор 10 импульсов. 1 ил.

О

ю

00

о о VI

Изобретение относится к технике электрических измерений, в частности к аппаратуре для аттестации (путем одновременного компарирования) образцовых мер по образцовым мерам более высокого ранга.

Цель изобретения - расширение диапазона частот при умень пении массогабарит- ных параметров компаратора.

На чертеже изображена структурная схема компаратора.

Компаратор содержит два идентичных канала 1, каждый из которых включает в себя два усилителя 2. преобразователь 3 фаза - код, времязадающий блок 4, блок 5 кодирования, формирователь 6 кодов и вы- числитель 7, блок 8 сравнения кодов, блок 9 управления и генератор 10 импульсов.

Кроме того, в каждый канал 1 компаратора введены дискриминатор 11 (частотный) и два коммутатора 12 частоты, каждый из которых состоит из делителя 13 частоты, мультиплексора 14 и триггера 15.

Первый и второй входы каждого канала через последовательно соединенные усилитель 12 и коммутатор 12 подключены к вхо- дам преобразователя 3, выход которого подключен к первому входу блока 5, выход которого через формирователь 6 подключен к первому входу вычислителя 7, выход которого является выходом канала 1.

В каждом канале 1 выход второго усилителя 2 подключен к входу дискриминатора, прямой выход которого подключен к первым управляющим входам коммутаторов 12, вторые управляющие входы которых и третий вход вычислителя 7 подключены к инверсному выходу дискриминатора 11, первый выход рфемязадающего блока А подключен к второму входу блока 5, второй выход - к второму выходу вычислителя 7, а вход - к одному из выходов генератора 10

Выход блока 9 подключен к управляющему входу блока 8 сравнения кодов, информационные входы которого подключены к выходам каналов 1.

Вход коммутатора 12 подключен к первому входу мультиплексора 14 непосредственно и к второму входу мультиплексора 14 через делитель 13, первый и второй управляющие входы мультиплексора 14 являются соответственно первым и вторым управляющими входами коммутатора 12, выход которого через триггер 15 подключен к выходу мультиплексора 14.

Компаратор фазового сдвига работает следующим образом.

От меры фазового сдьига, например от калибратора фазы 1-го разряда, два напряжения Ui1 и Us с углом фазового сдвига

(УФС) между ними, равным / i , подаются на усилители 2 первого канала 1 компаратора фазы. На второй канал поступают напряжения Ui и Ua с УФС, равным (р2 . Усилители 2 являются широкополосными, они формируют на своих выходах сигналы прямоугольной формы. Каналы компаратора выполнены по структуре цифрового измерения УФС с времяимпульсным преобразованием и усреднением за время, кратное целому числу периодов сигнала и отличающееся oi некоторого базового значения Тизм о не более чем на период сигнала Т. В области верхних частот, где частота входных сигналов F с , время измеtM3M О

рения остается практически неизменным при изменении частоты Fc, а на частотах

Fг устройство автоматически

Хиэм о

переключается на измерение за один период сигнала. В преобразователе 3 формируются фазовые интервалы, соответствующие измеренному УФС, которые по команде времязадающего блока 4 в блоке 5 кодирования заполняются импульсами частоты f0 -- о генератора 10. Образующи- to

еся пачки счетных импульсов в течение времени измерения регистрируются форми рователями 6, выходной код которых

Р ( | tp )

N(tp)-;- -,о)

1ИЗМ О

где tyx - значение фазового интервала в i-м периоде;

Р - число фазовых интервалов, формируемых за период сигнала;

К - число усредненных периодов сигнала за время измерения.

Время измерения, кратное целому числу периодов сигнала, задается времязадаю- щим блоком 4 и определяется как

Т.изм т.изм.о/Т Tl + Т2 ,(2)

где тизм.о/Т - целая часть отношения базового времени т.Изм.о, одинакового для обоих каналов, к периоду сигнала первого и второго каналов Ti и Т2 (Fi и F2 - FiF2

частоты сигналов в каналах).

Во времязадающих блоках 4 производится синхронизация моментов начала и конца измерения с входным сигналом и формируются цифровые коды N(T), равные суммарному коду периодов сигнала за время измерения. Эти коды совместно с кодами подаются на вычислитель 7. который вычисляет измеренное значение УФС в каждом

канале по алгоритму

Р иэм 1.2 360 N ( Ъ/) 1.2 / N (Т)1,2 . (3)

В блоке 8 сравнения кодов определяет- ся разность УФС каналов

- .(4)

Блок 9 управления производит запуск прибора и формирует сигналы, управляющие работой вычислителя 7.

До частоты 2 МГц дискриминатор 11 выключен, с его инверсного выхода снимается высокий потенциал и он поддерживается на вторых управляющих входах мультиплексора 14; которые пропускают пря- моугольные сигналы с выходов усилителей 2 прямо на выход мультиплексоров 14, затем на триггеры 15 и далее на преобразователи 3 фаза - код. При частоте на входе 2 МГц и выше частотный дискриминатор автоматически переключается и с его прямого выхода сигнал поступает на первые управляющие входы мультиплексоров 14, что приводит к появлению на выходе мультиплексоров 14 прямоугольного сигнала после делителя 13с частотой, поделенной на требуемое число раз, например на 10, т.е. 200 кГц, что является наиболее оптимальной частотой для достижения наиболее высокой точности измерений каналов компаратора. При этом УФС на вычислителе 7 в 10 раз меньше. Поэтому дискриминатор 11 со своего инверсного выхода дает команду на вход вычислителя 7 увеличить математический результат в 10 раз.

Таким образом, в компараторе расширяется диапазон частот до 20-25 МГц при

существенном уменьшении массогабарит- ных характеристик.

Компаратор целесообразно применять для аттестации высококлассных мер фазового сдвига по эталону.

Ф о,р м у л а изобретения Компаратор фазового сдвига, содержащий генератор импульсов, блок управления, выход которого подключен к управляющему входу блока сравнения кодов, и два идентичных канала, каждый из которых содержит два усилителя, входы которых являются входами канала, преобразователь фаза-код, выход которого подключен к первому входу блока кодирования, выход которого через формирователь кодов подключен к первому входу вычислителя, выход которого является выходом канала, времязадающий блок, первый выход которого подключен к второму входу блока кодирования, второй выход - к второму входу вычислителя, а вход - к выходу генератора импульсов, отличающийся тем, что, с целью расширения рабочего диапазона частот, в каждый канал компаратора дополнительно введены два коммутатора частоты и частотный дискриминатор, причем выходы усилителей через делители частоты подключены к входам преобразователя фазч код, а выход второго усилителя подключен к входу частотного дискриминатора, прямой выход которого подключен к первым управляющим входам делителей частоты, вторые управляющие входы которых и третий вход вычислителя подключены к инверсному выходу фазового дискриминатора.