Способ испытания стабильности интегральных схем Советский патент 1991 года по МПК G01R31/28 

Изобретение относится к микроэлектронике и может быть использовано для проведения ускоренных испытаний и отбраковки интегральных схем (ИС) вместо элект- ротермотренировки, управления технологическими процессами изготовления интегральных схем по биполярной технологии с изоляцией р-п-переходом.

Цель изобретения - повышение чувствительности способа испытания к возможным механизмам нестабильности зарядовых состояний в технологии изготовления ИС.

Сущность способа заключается в том, что осуществляют формирование на пластине биполярных ИС с изоляцией р-п-переходом по крайней мере одной тестовой структуры, представляющей собой паразитный р-МОП-транзистор, у которого изоляция является истоком, другая из возможных областей р-типа - стоком, металлический контакт к стоку, покрывающий максимально возможную комбинацию диэлектрических слоев - затвором Далее проводят предварительный замер пробивного напряжения и выдержку прибора при заданной температуре 50°С в течение фиксированного времени в режиме стабилизации тока Затем осуществляют повторный замер пробивного напряжения после выдержки. Оценку стабильности ИС проводят по разнице напряжений, причем измерение пробивного напряжения и выдержку проводят в режиме включения тестовой структуры, при котором на сток и затвор подается положительный

4

-Ч 00

потенциал, на исток - отрицательный, уровень стабильного тока устанавливается больше канального тока при температуре выдержки, но меньше начала теплового пробоя, измерение пробивного напряжения производят в начале и в конце процесса выдержки.

На фиг.1 приведено сечение интегрального МДП-транзистора в диодном включении: эпитаксиальный слой 1 (подложка), разделительная изоляция 2 (исток), область р-типа 3, сформированная при базовой диффузии (сток), диэлектрические слои 4, металлизация 5 (затвор), пассивирующие слои 6, контакты 7 металлизации к полупроводнику, контактные площадки 8 для внешнего контактирования, исходная подложка 9.

Совмещенное изготовление структуры и ИС позволяет обеспечить идентичные границы раздела полупроводник - диэлектрик, диэлектрик - металлизация, дмэлектрик-ди- электрик, а также получить максимально приближенную к реальной структуре ИС комбинацию маскирующих, геттерируощих и пассивирующих диэлектрических сгоев.

На фиг.2 приведена схема исг таний, позволяющая реализовать в структур продольную и поперечную напряженность электрического поля, ч го в совокупности с повышенной температурой активирует возможные механизмы нестабильности во всех составляющих интегральной структуры и позволяет интефально оценить качество проведения основных технологических операций изготовления ИС. где VT-МДП - транзистор в диодном включении (с - сток, и - исток, з - затвор); G - генератор тока: Т° - тепловое излучение; с - направление протекания стабильного тока.

На фиг.З представлены типичные зависимости пробивного напряжения сток-исто- ковых областей в первоначальный момент (а) и в конце выдержки (б),

Режим задания стабильного тока Ic устанавливается больше Iko. где iko канальный ток при температуре выдержки между стоком и истоком (фиг.З). В случае, если задаваемый стабильный ток будет менее ho, МДП-структура будет выдерживаться при низкой напряженности поля, связанной с приложением к сток-истоковым электродам напряжения менее Un (фиг.З), что затруднит активацию зарядовых состояний.

Учитывая, что в процессе выдержки канальный ток может возрастать, уровень стабильного задаваемого тока устанавливают больше канального тока при температуре выдержки, но меньше точа начала теплового пробоя, что позволяет выдерживать структуру в диапазоне напряжений (Uo-Un) без повреждения структуры.

Основным фактором, определяющий

выбор температуры выдержки, является требование достижения максимальной производительности способа испытаний, т.е. минимизации времени активации подвижного заряда, что обеспечивается повышением температуры. Область возможных температур заключена в диапазоне от максимальной , эбочей температуры, при которой используется готовый прибор, до наступления явления вторичного пробоя в

структуре (фиг.1). Обычно это диапазон от 50 до 250°С.

Пример. Проводится оценка зарядовой стабильности диэлектрического покрытия на рабочих кристаллах микросхем серии

140. Тестовая структура (ф: ,г.1) (расстояние между сток-истоком 17,5 мкм, ширина затвора 10 мкм, внутренний периметр изоляции (исток) 230 мкм, периметр базовой области (сток) 110 мкм, поверхностное

сопротивление изоляции и базовой области соответственно 10 и 200 Ом/кВ), имеющаяся на каждом кристалле, сформирована в эпитаксиальной слое толщиной 14±2 мкм с

Л f-

концентрацией доноров см ; Толщина диэлектрического покрытия готовой структуры d a 0,8 мкм и включает разделительный, базовый, эмиттерный окислы кремния и 5(зМ4.

Исследуемая пластина помещается на

нагревательный столик с температурой поверхности Т 150°С. Тестовая структура подключается согласно фиг 2, устанавливается мкА, производится измерение исходного пробивного напряжения Uo и выдерживается структура в течение 1 мин, после чего производят повторный замер пробивного напряжения. По сравнении результатов предварительного и повторного замеров устанавливается величина снижения пробивного напряжения Д1) при выдержке.

Для указанных выше параметров тестовой структуры и различных пробивных напряжений (исходных), по величине Ди определяется плотность подвижного заряда Qm.

Если величина Qm не превышает некоторой критической величины Окрит (которая для данного типа изделий равна б 1011см 2), то структура считается годной по зарядовой стабильности.

Количество контролируемых точек определяется разбросом величины Qm по пластине, в рассмотренном случае их семь.

Формула изобретения

Способ испытания стабильности интегральных схем, заключающийся в том, что на пластине биполярных интегральных схем с изоляцией p-n-переходами формируют по крайней мере одну тестовую структуру в виде паразитного р-МОП-транзисторз, в котором изолирующий p-n-переход является истоком, вторая область р-типа служит стоком, металлический контакта к стоку, выполненный покрывающим максимально возможную комбинацию диэлектрических слоев, является затвором, осуществляют первое измерение пробивного напряжения тестовой структуры, задают стабильный ток через тестовую структуру и выдерживают пластину при заданной температуре в течение фиксированного времени, осуществляют

второе измерение пробивного напряжения- тестовой структуры, определяют разность пробивных напряжений, измеренных при первом и втором замерах, по полученному

значению разности судят о стабильности испытуемых интегральных схем, отличающийся тем, что, с целью повышения чувствительности способа к возможным механизмам нестабильности зарядных состояний в

технологии изготовления интегральных схем, первое и второе измерения пробивного напряжения и выдержку тестовой структуры при заданной температуре производят притюдаче на сток и затвор тестовой структуры положительного потенциала, а на исток - отрицательного, уровень задания стабильного тока устанавливают большим канального тока при заданной температуре, но меньше тока начала теплового пробоя.

Изобретение относится к микроэлектронике и может быть использовано для проведения промежуточного контроля, ускоренных испытаний и отбраковки интегральных схем (ИС) вместо длительной электротермотренировки Цель изобретения - повышение чувствительности способа контроля к возможным механизмам нестабильности зарядовых состояний технологии изготовления ИС Способ включает предварительный замер пробивного напряжения, выдержку прибора при заданной температуре 50°С в течение фиксированного времени в режиме стабилизации тока, повторный замер пробивного напряжения после выдержки Оценка стабильности ИС проводится по разнице напряжений Измерение и выдержку проводят в режиме включения тестовой структуры, при котором на сток и затвор подается положительный потенциал, на исток - отрицательный уровень стабильного тока устанавливается больше начального тока при температуре выдержки, но меньше начала теплового пробоя (Л С

Фиг.1

K

T°

Ј

J

u

/G-ttl

Фаг. 2

I