Устройство поверки измерительных компараторов Советский патент 1991 года по МПК G01R31/28 G01R35/00 

Описание патента на изобретение SU1649476A2

сл

С

Похожие патенты SU1649476A2

название год авторы номер документа
Способ поверки измерительных компараторов и устройство для его осуществления 1987
  • Богомаз Надежда Петровна
  • Призенко Сергей Васильевич
  • Тихонов Эдуард Прокофьевич
SU1474567A1
Устройство для измерения и контроля параметров аналого-цифровых преобразователей 1981
  • Беда Владимир Иванович
  • Сергеев Игорь Юрьевич
  • Володарский Евгений Тимофеевич
  • Шумков Юрий Сергеевич
  • Белянин Юрий Павлович
  • Иванов Вадим Иванович
SU1005297A1
Система экстремального регулирования квадрупольного масс-спектрометра 1989
  • Белозеров Александр Викторович
  • Гребенщиков Олег Александрович
  • Наумов Виктор Васильевич
  • Пихун Виктор Николаевич
  • Шелешкевич Владимир Иванович
SU1795419A1
ЦИФРОВОЕ ПЯТИКАНАЛЬНОЕ РЕЛЕ С ФУНКЦИЕЙ САМОДИАГНОСТИКИ 2017
  • Сугаков Валерий Геннадьевич
  • Хватов Олег Станиславович
  • Малышев Юрий Сергеевич
  • Варламов Никита Сергеевич
  • Ягжов Илья Игоревич
RU2671545C1
Устройство для программного регулирования температуры 1987
  • Учитель Григорий Семенович
  • Гатавяцкас Иван Гедиминасович
  • Семенов Александр Дмитриевич
  • Дадашев Михаил Самсонович
SU1541572A1
УСТРОЙСТВО ДОПУСКОВОГО КОНТРОЛЯ УСТАНОВИВШЕГОСЯ ОТКЛОНЕНИЯ ЧАСТОТЫ 2022
  • Сугаков Валерий Геннадьевич
  • Малышев Юрий Сергеевич
  • Хватов Олег Станиславович
RU2795501C1
Устройство для определения математического ожидания погрешности аналого-цифровых преобразователей 1983
  • Заико Александр Иванович
SU1149407A1
Цифроаналоговый синхронизатор 1990
  • Баумштейн Давид Борисович
  • Захарова Елена Александровна
  • Мовшович Леонид Ильич
  • Хазанов Александр Меделевич
SU1758767A1
Устройство для измерения коэффициента прямоугольности амплитудно-частотной характеристики радиоприемников 1990
  • Сошников Эдуард Николаевич
  • Николаенко Владимир Николаевич
  • Попов Александр Сергеевич
  • Чикризов Анатолий Васильевич
SU1755383A1
СПОСОБ ФОРМИРОВАНИЯ ИМПУЛЬСОВ КАЧАЮЩЕЙСЯ ЧАСТОТЫ И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ 1998
  • Коночкин А.И.
RU2143779C1

Иллюстрации к изобретению SU 1 649 476 A2

Реферат патента 1991 года Устройство поверки измерительных компараторов

Изобретение относится к электроизмерительной технике, в частности к средствам поверки измерительных компараторов. Цель изобретения - повышение быстродействия устройства. В дополнение к элементам устройства по основному изобретению, реализующим итерационный процесс поверки измерительного компаратора, введены реверсивный счетчик 18, блок 20 сравнения кодов, за датчик 21 кодов и элементы совпадения. Таким образом осуществлена оптимизация итераций в соответствии с алгоритмом, изложенным в описании. 5 ил.

Формула изобретения SU 1 649 476 A2

ON

4 О 4

VI

О

ГО

Изобретение относится к электроизмерительной технике и предназначено для верки (аттестации) систем автоматического контроля БИС,

Цель изобретения - повышение быстродействия устройства.

На фиг. 1 представлена функциональная схема предлагаемого устройства; на фиг. 2 - пример выполнения цифрового компаратора; на фиг. 3 - пример выполнения реверсивного счетчика; на фиг. 4 - пример выполнения блока принятия решения; на фиг, 5 - временная диаграмма, поясняющая работу устройства.

Устройство поверки измерительных компараторов содержит источник 1 постоянного испытательного сигнала, генератор 2 случайно изменяющегося испытательного сигнала, выходы которых соответственно соединены с первым и вторым входами измерительных компараторов поверяемого 3 и образцового 4, выходы которых соединены С первыми (стробирующими) входами первого 5 и второго 6 триггеров, прямые выходы которых соединены: первого триггера 5 - с первым входом первого элемента 7 совпадения, второго триггера 6 - с первыми входами второго элемента 8 совпадения и блока 9 принятия решения, вторые входы элементов совпадения первого 7 и второго 8 соединены с выходом генератора 10 импульсов стабильной частоты, выход первого элемента 7 совпадения соединен через элемент 11 задержки с первыми входами цифрового компаратора 12 и логического элемента ИЛИ-НЕ 13с повышенным временем задержки распространения, выход второго элемента 8 совпадения соединен с первым входом блока 14 управляемой задержки, второй вход которого соединен с одноименными входами блока 9 принятия решения, логического элемента ИЛИ-НЕ 13, первого реверсивного счетчика 15,входом логического инвертора 16с повышенным временем задержки распространения и внешним входом устройства Пуск, выход блока 14 управляемой задержки соединен со вторым входом цифрового компаратора 12 и третьим входом логического элемента ИЛИ-НЕ 13, выход которого соединен со вторыми входами (Сброс) первого 5 и второго 6 триггеров, а третьи входы (входы О) которых соединены с выходом (Стоп) блока 9 принятия решения, первый (Меньше) и второй (Больше) выходы цифрового компаратора 12 соединены соответственно с первым (вычитающим) и третьим (суммирующим) входами первого реверсивного счетчика 15. другие входы которого соединены соответственно:

четвертый (Установка) с выходом логического инвертора 16, пятый (Начальный код) с выходом первого задатчика кодов 17, выходы первого реверсивного счетчика 15 соответственно соединены: первый (Код) с третьими входами блока 14 управляемой задержки и блока 9 принятия решения, второй (Меньше нуля) и третий (Переполнение) соответственно - с четвертым и пятым входами блока 9 принятия решения, четвертый и пятый соответственно - с первым (Меньше) и вторым (Больше) входами второго реверсивного счетчика 18, третий вход которого (Установка) соединен с выходом третьего элемента 19 совпадения, а четвертый вход (Начальный код) одновременно - с первым входом блока 20 сравнения кодов и выходом второго задатчика кодов 21, при этом разряды первого входа блока 20 пав- нения кодов соединены следующим образом с разрядами выхода задатчика 21 кодов:разряд 2 1 - с разрядом 2°. разряд 2 - с разрядом 21 и т.д., а разряд 2

с входа блока 20 сравнения кодов соединен с нулевой шиной (землей), выходы второго реверсивного счетчика 18 соединены соответственно: первый(Меньше нуля)-с первым входом четвертого элемента 22 совпадения,

Q второй (Код) - со вторым входом блока 20 сравнения кодов, выход (Равно) которого соединен со вторым входом элемента 22 совпадения, выход которого соединен с первым входом третьего элемента 19 совпа5 дения и шестым входом блока 9 принятия решения (сброс счетчика числа интерации блока 9 принятия решения), второй вход третьего элемента совпадения 19 соединен с выходом логического инвертора 16.

0Цифровой компаратор 12 (см. фиг. 2)

содержит три логических элемента И-НЕ 23, 24 и 25. первые входы элементов 23 и 24 соединены с первым (внешним) входом цифрового компаратора 12, вторые входы эле5 ментов 23 и 25 соединены со вторым (внешним) входом цифрового компаратора 12, выход элемента 23 соединен со вторым и первым входами соответственно элемента 24 и элемента25. выходы которых являются

0 соответственно вторым и первым выходами цифрового компаратора 12.

Реверсивный счетчик 15 (см фиг 3) содержит два реверсивных счетчика 26 и 27 и элемент 28 совпадения, первый и второй

5 входы реверсивного счетчика 26 являются соответственно внешним первым (вычитающим) и третьим (суммирующим) входами реверсивного счетчика 15 и третий вход (Установка) соединен с выходом элеме нта

28 совпадения, входы которого соединяются соответственно: первый -с внешним четвертым входом реверсивного счетчика 15 и с первым входом реверсивного счетчика 27, второй -с первым (Меньше нуля) выходом реверсивного счетчика 26, со вторым (вычитающим) входом реверсивного счетчика 27 и внешним четвертым выходом реверсивного счетчика 15, третий - со вторым (Переполнение) выходом реверсивного счетчика 26, с внешним пятым выходом реверсивного счетчика 15 и с третьим (суммирующим) входом реверсивного счетчика 27, четвертый и пятый входы которого являются соответственно вторым и пятым внешними входами реверсивного счетчика 15, первый, второй и третий выходы реверсивного счетчика 27 являются внешними одноименными выходами реверсивного счетчика 15.

Блок 9 принятия решения (см. фиг. 4) содержит логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 29, счетчик 30, первый и второй блоки 31, 32 сравнения кодов, первый и второй задатчики кодов 33, 34, первый и второй элементы совпадения 35 и 36, первый, второй и третий логические элементы ИЛИ 37, 38 и 39, логический элемент ИЛИ- НЕ 40 и блок индикации 41, при этом внешние входы блока 9 - первый, второй, третий, четвертый и пятый являются первыми входами соответственно логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 29, счетчика 30, второго блока сравнения кодов 32, логического элемента ИЛИ 38 и логического элемента ИЛИ 37, а шестой внешний вход блока 9 является вторым входом логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. выход которого соединен со вторым входом счетчика 30, выход которого соединен с первым входом первого блока сравнения кодов 31, второй вход которого соединен с выходом задатчика кодов 33, а выход - с первыми входами первого и второго элементов совпадения 35 и 36. вторые входы которых соединяются соответственно: элемента совпадения 35 - с выходом третьего логического элемента ИЛИ 39, элемента совпадения 36 - с первым выходом (Меньше) второго блока сравнения кодов 32,второй (Больше) и третий (Равно) выходы которого соединены соответственно с первым и вторым входами третьего логического элемента ИЛИ 39, выходы элементов совпадения 35 и 36 соединены со вторыми входами соответственно первого и второго логических элементов ИЛИ 37 и 38, выходы которых соединены соответственно с первыми и вторыми входами логического элемента ИЛИ-НЕ 40 и блока индика-. ции 41, выход логического элемента ИЛИ-НЕ 40 является внешним выходом блока 9 Стоп. Устройство работает следующим образом.

Перед началом работы в задатчикэх кодов 17 и 21 соответственно устанавливаются первоначальный код длительности вводимой задержки (М0) и код допустимой погрешности измерения ( Л М) искомой

величины (математического ожидания длительности задержки между одноименными фронтами выходных сигналов поверяемого и образцового компараторов).

В задатчиках кодов 34 и 33 блока 9 принятия решения устанавливется соответственно код допустимой задержки (допуск) и код числа итерации (L), задающего длину интервала, на котором в устройстве контролируется приращение оценки измеряемой величины для определения момента конца измерения с погрешностью не более ±А М.

Затем постоянный и случайно изменяющийся испытательные сигналы с выходов соответственно источника 1 и генератора 2 сравниваются измерительными компараторами поверяемым 3 и обазцовым 4 и на их

выходах появляются импульсные сигналы, которые вследствие неидентичности метрологических (точностных) характеристик указанных компараторов будут иметь сдвинутые относительно друг друга одноименные (положительные и отрицательные) фронты. Работа устройства начинается по внешнему положительному импульсу Пуск, по которому происходит сброс первого реверсивного счетчика 15. счетчика 30 (через элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ 29) блока 9 принятия решения, начальной установки внутреннего счетчика блока управляемой задержки 14, при этом на D входах триггеров 5 и б устанавливается 1, с некоторой задержкой вырабатывается отрицательный импульс (проинвертировэнный импульс Пуск) на выходе логического инвертора 16, а также выходах элемента совпадения 19 и логического элемента ИЛИ-НЕ 13, при этом происходит

установка на выходах счетчиков 15 и 18 кодов, задаваемых соответственно задатчика- ми кодов 17 (первоначальная задержка) и 21 (погрешность измерения А М) и сброс триггеров 5 и 6. после чего работа осуществляется циклически. При этом код на первом входе блока сравнения кодов 20 представляет собой удвоенную допустимую погрешность измерения 2 А М вследствие указанного сдвига на один разряд в сторону

старших при соединении разрядов выхода задатчика кодов 21 с разрядами второго входа блока сравнения кодов 20.Каждый цикл начинается с установки в 1 любого из триггеров 5 и 6 по первому появившемуся положительному (или отрицательному) фронту выходных сигналов измерительных компараторов 3 или 4 и заканчивается сбросомтриггеровбибпо импульсу с выхода элемента ИЛИ-НЕ 13. В цикле происходит следующее. Высокий уровень выходного сигнала каждого триггера 5 и 6 открывает соответственно элемент совпадения 7 или 8 для прохождения импульсов с генератора 10, при этом импульсы с выхода элемента совпадения 8 задерживаются блоком управляемой задержки 14 на число периодов, задаваемое кодом на его третьем выходе, который в каждом цикле переписывается во внутренний счетчик блока 14 первым импульсом, приходящим на его первый вход.

На выходе блока управляемой задержки 14, и следовательно, на втором входе цифрового компаратора 12 появится фронт, сдвинутый относительно переднего фронта первого импульса, прошедшего через элемент совпадения 8, на заданную-дискретную временную задержку. Если на первый вход цифрового компаратора 12 с начала цикла до этого момента не пришел импульс с выхода элемента совпадения 7, то это означает, что введенная дискретная задержка фронта выходного сигнала образцового компаратора 4 меньше реальной текущей задержки одноименного фронта выходного сигнала поверяемого измерительного компаратора 3. Если на обоих входах цифрового компаратора 12 появились фронты одновременно, то это означает равенство введенной и реальной текущей задержек, если же к первому входу цифрового компаратора 12 фронт пришел раньше, чем на его второй вход, то это означает, что первым на триггер поступил фронт с выхода поверяемого измерительного компаратора 3. Указанные условия выполняются с погрешностью дискретности, определяемой периодом следования тактовых импульсов генератора 10. Элемент задержки 11 компенсирует паразитную задержку прохождения сигнала в блоке управляемой задержки 14. В соответствии с вышеуказанными условиями элементы 18, 19, 20 цифрового компаратора 12 в первом и третьем случаях вырабатывают отрицательный импульс соответственно на первом выходе (Меньше) и втором выходе (Больше), во втором случае оставляют высокие уровни обоих выходов без изменения.

Реверсивный счетчик 15 содержит на входе цифровой фильтр, реализованный на реверсивном счетчике 26 и элементе совпадения 28 и позволяющий снизить чувствительность устройства к внешним и внутренним шумам.

При этом реверсивный счетчик 26 вырабатывает отрицательный импульс на втором (Меньше) или третьем (Больше) входе реверсивного счетчика 27 изменяющих его выходной код на ±1 квант, в случае, если число опережающих или запаздывающих соответственно фронтов с выхода блока управляемой задержки 14 в последовательных циклах измерения превысило некоторое чиспо, определяемое объемом данного счетчика 26. После этого происходит установка реверсивного счетчика 26 в исходное состояние по сигналу с выхода элемента совпадения 28, который вырабатывается при появлении сигнала нижнего уровня (О) на любом из его входов.

Таким образом, на 1 квант введенная блоком 14 задержка в сторону приближения к

реальной текущей задержке между одноименными фронтами выходных сигналов компараторов поверяемого 3 и образцового 4.

Элемент ИЛИ-НЕ 13 по любому положительному импульсу на его входах вырабатывает отрицательный импульс, сбрасывающий триггеры 5 и 6 в исходное (нулевое) состояние и задержанный относительно входного на такую задержку, которая гарантирует успевание срабатывания за это время цифрового компаратора 12 и реверсивного счетчика 15.

После окончания данного импульса может осуществляться следующий цикл измерения.

Синхронно реверсивному нетчику 15

работает реверсивный счетчик 18, выходной код которого изменяется аналогично выходному коду счетчика 15 на ±1 квант с той лишь разницей, что данный счетчик периодически переустанавливается при достижении его выходного кода значений (00...О) или числа 2 ДМ. При этом сигнал установки (отрицательный импульс) приходит на третий вход счетчика 18 через элементы совпадения 19 и22, либо от первого выхода данного

счетчика (в случае, если его выходной код

достигает значения 00...О), либо от выхода

блока сравнения кодов 20 (в случае, если

коды на его входах рэвны.т.е. выходной код

реверсивного счетчика 18 равен значению 2

Дм, заданному задатчиком кода 21). По импульсу Установка на выходе счетчика 18 устанавливается начальный код, равный значению Д М. установленному на четвертом входе данного счетчика.

Счетчик 30 блока 9 принятия решения осуществляет счет числа интераций (циклов) по фронтам выходного сигнала триггера 6. При этом счетчик 30 сбрасывается синхронно с переустановкой счетчика 18 через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 29. Выходной код счетчика 30 блока 9 сравнивается блоком сравнения кодов 31 блока 9 с заданным задатчиком кодов 33 числа L. Если выходной код счетчика 30 блока 9 достиг значения L, то блок сравнения кодов 31 блока 9 выдает на первые входы элементов совпадения 36 и 35 разрешающий сигнал высокого уровня. Блок сравнения кодов 32 блока 9 сравнивает текущий код длительности вводимого интервала задержки, поступающего на его первый вход от реверсивного счетчика 15. с заданным в задатчике кодов 34 значением допуска, и результат сравнения через элементы ИЛИ 39, открытые элементы совпадений 35 и 36 и элементы ИЛИ 37 и 38 блока 9 поступает на входы блока индикации 41 блока 9. Если в течение работы устройства его реверсивный счетчик 15 вырабатывает один из сигналов Переполнение или Меньше нуля, то эти сигналы от входов четвертого и пятого блока 9 через элементы ИЛИ 38 и 37 блока 9 поступают на входы блока индикации 41. При наличии 1 на первом или втором входах блока индикации 41 блока 9 в нем индицируется результат поверки Годен или Брак соответственно, а на выходе элемента ИЛИ-НЕ 40 устанавливается уровень логического О, поступающего на входы триггеров 5 и 6, что означает конец измерения.Таким образом, если счетчик 18 не вышел за установленный объем 2ДМ на

Фиг. 2

протяжении интервала длиной L итераций, то погрешность измерения находится в пределах ±АМ. Временная диаграмма, поясняющая работу устройства, представлена на фиг. 5. В данной иллюстрации принято ,, для упрощения диаграммы функция цифрового фильтра счетчика 15 игнорируется, т.е. изменение кода счетчика 15, следовательно, и счетчика 18 осуществляется по каждому соответствующему фронту на счетных входах (1 и 3) счетчика 15. Формула изобретения Устройство поверки измерительных компараторов по авт. св. № 1474567, отличающееся тем, что, с целью повышения быстродействия, в него введены второй реверсивный счетчик, блок сравнения кодов, второй задатчик кодов, третий и четвертый элементы совпадения, причем первый и второй, третий входы второго реверсивного счетчика соединены соответственно с четвертым и пятым выходами первого реверсивного счетчика и с выходом третьего элемента совпадения, четвертый вход второго реверсивного счетчика соединен с выходом второго задатчика кодов и первым входом блока сравнения кодов, первый и второй выходы второго реверсивного счетчика соединены соответственно с первым входом четвертого элемента совпадения и вторым входом блока сравнения кодов, выход которого соединен со вторым входом четвертого элемента совпадения, выход которого соединен с 5 шестым входом блока принятия решений и первым входом третьего элемента совпадений, второй вход которого соединен с выходом логического инвертора.

0

5

0

5

0

ФигЗ

Фиг 4.

Число на выходе счетчика 15

М,

нп

Число на выходе счегрчипа 18

4 3 2 1 О Сигтл., Установи Вход 3 счетчика 19

1ГП II

Число на быходе счетчика итерации блдка 9

L

,

Выход 3 триггеров 5и6 (.конец измерения)

п

п

Документы, цитированные в отчете о поиске Патент 1991 года SU1649476A2

Способ поверки измерительных компараторов и устройство для его осуществления 1987
  • Богомаз Надежда Петровна
  • Призенко Сергей Васильевич
  • Тихонов Эдуард Прокофьевич
SU1474567A1
Печь для непрерывного получения сернистого натрия 1921
  • Настюков А.М.
  • Настюков К.И.
SU1A1

SU 1 649 476 A2

Авторы

Богомаз Надежда Петровна

Живилов Геннадий Григорьевич

Тихонов Эдуард Прокофьевич

Даты

1991-05-15Публикация

1989-01-10Подача