Устройство для приема двоичной информации Советский патент 1991 года по МПК H04B7/08 

& ел

00 С&

J

Изобретение относится к радиотехнике и может быть использовано в системах передачи двоичной информации.

Цель изобретения - повышение помехоустойчивости с

На чертеже изображена структурная электрическая схема предлагаемого .устройства с

| Устройство для приема двоичной информации содержит дешифратор 1, первые и вторые фильтры 2 и 3 нижних частот, первый и второй сумматоры 4 и 5, блок 6 сравнения, анализатор 7 максимума, генератор 8 тактовых импульсов, счетчик 9, постоянный запоминающий узел 10, элементы И 11, регистр 12, элемент ИЛИ 13 и первые и вторые ключи 14 и 15,

Устройство работает следующим образом.

Каждый из п двоичных входных сигналов представляет собой последовательность информационных символов, не известных заранее, и известных символов О и 1, моменты прихода которых обозначаются синхронмпульса- ш (например, это импульсы, предназначенные для обеспечения цикловой синхронизации). Известные символы используются для оценивания параметров, характеризующих совместное состояние всех информационных каналов. Для этого оцениваются вероятност Г,

ти появления каждой из возможных 2 кодовых комбинаций при передаче 1 и О соответственно: на синхронизирующих импульсах 1 и О на выходах дешифратора 1 появляются эталонные импульсы (с известной амплитудой и длительностью) и усредняются фильтрами 2 и 3 нижних частот, благодаря чему на выходах последних формируются медленно меняющиеся напряжения, характеризующие величины вероятностей Р|,,-и Р0,,, 1 1-2ивыходов, связанных с фильтрами 2 и нижних частот 3 появляется лишь при наличии синхроимпульса на входе управления дешифратора О и 1 соответственно.

Фильтры 2 нижних частот предназначены для усреднения входных последовательностей импульсов и формирования на выходе медленно меняющихся напряжений, служащих оценкой вероятностей Р, ; о Фильтры 2 и Т нижних частот должны иметь полосу воснрпнч- водимых частот, значительно более

0

5

0

5

0

5

0

узкую, чем частота символов О и 1, на основе которых реализуется обучение всего устройства. Реализация фильтров 2 и 3 нижних частот возможна в виде интегрирующих КС-цепей или простейших активных фильтров.

Ключи 14 и 15 при появлении на входах управления логической 1 передают входное напряжение без искажений на выход.

Сумматоры 4 и 5 осуществляют суммирование входных напряжений„

Блок 6 сравнения формирует на выходе сигнал 1 или О, если входное напряжение со стороны сумматора 4 не больше (или больше) опорного напряжения UQ, пропорционального уровню допустимой вероятности ложных срабатываний PQ,I Доп,

Анализатор 7 предназначен для формирования на выходе сигнала 1 в момент действия на входе максимального импульса в периодической последовательности импульсов.

Совокупность дешифратора 1, элементов И 11 и элемента ИЛИ 13 позволяет

л

реализовать любую из 2 возможных логических функций п двоичных переменных, подав на входы элементов И 11 соответствующие 2П управляющие логические сигналы. Дня того, чтобы выбрать единственный оптимальный вариант логической обработки, все сигналы, управляющие видом логической обработки и хранящиеся в постоянном запоминающем узле 10, поочередно извлекаются оттуда и подключают к входам сумматоров 4 и 5 напряжения, соответствующие вероятностям P,tl

5

0

5

И Р

,i

для получения величин критерия качества приема: на выходе сумматора 4 появляется напряжение, пропорциональное вероятности Р/, j-ro варианта логической обработки, а на выходе сумматора 5, - пропорциональное вероятности ,, j 1-М, емкость постоянного запоминающего узла 10„ В данном случае критерием оптимальности вида логической обработки является максимум вероятности правильного приема логической 1 (-, 1 «аир) при допустимом уровне ложных сбоев за счет искажения логического О ( Јро-мдоп) При периодическом извлечении из П ЗУ 10 кодовых комбинаций, соответствующих всем возможным вариантам логической обработки, на выходе сумматора 5 формлруется периодическая последовательность импульсов, максимальный из которых соответствует оптимальному варианту (при условии, что соответствующий ему импульс на выходе сумматора 4 меньше опорного напряжения U0, соответствующего допустимой вероятности ).

Анализатор 7 максимума формирует на своем выходе импульс в моменты появления на входе максимального напряжения оптимального варианта логической обработки, управляющая кодовая комбинация этого варианта с выходов постоянного запоминающего узла 10 заносится в регистр 12 и запоминается там. После этого вид логической обработки не изменится до тех пор, пока не изменится совместное состояние п ветвей разнесенного приема.

Формула изобретения

Устройство для приема двоичной информации, содержащее дешифратор,элемент ИЛИ и постоянный запоминающий узел, отличающееся тем, что, с целью повышения помехоустойчивости, п в него введены элементы И, первые

25

п

и вторые фильтры нижних частот, первые и вторые ключи, два сумматора, блок сравнения, анализатор максимума регистр, счетчик и генератор тактовых импульсов, выход которого через счетчик подключен к входам постоянного запоминающего узла, выходы которого соединены с первыми входами первых и вторых ключей и с первыми входами регистра, выходы которого соединены с первыми входами элементов И, вторые входы которых подключены к первым выходам дешифратора, вторые выходы которого через соответствующие первые фильтры нижних частот соединены с вторыми входами соответствующих первых ключей, выходы которых через первый сумматор соединены с входом блока сравнения, выход которого соединен с первым входом анализатора максимума, выход которого соединен с вторым входом регистра, при этом третьи выходы дешифратора че- 5 рез соответствующие вторые фильтры нижних частот соединены с вторыми входами соответствующих вторых ключей, выходы которых соединены с входами второго сумматора, выход которого соединен с вторым входом анализатора максимума, а выходы элементов И подключены к входам элемента ИЛИ.

0

Изобретение относится к радиотехнике. Цель изобретения - повышение помехоустойчивости. Устройство содержит дешифратор 1, фильтры 2 и 3 нижних частот, сумматоры 4 и 5, блок 6 сравнения, анализатор 7 максимума, генератор 8 тактовых импульсов, счетчик 9, постоянный запоминающий узел 10, элементы И 11, регистр 12, эле-, мент ИЛИ 13 и ключи 14 и 15„ Прием двоичной информации заключается в логической обработке сигналов путем оптимизации на основе сравнения величин критерия качества приема по всем возможным вариантам. При этом максимизируется вероятность правильности приема Р,,, сигнала 1 при вероятности ложных срабатываний меньше предельно допустимой величины . 1 ил. 3 (Я