05
сл
со
J
1C
название | год | авторы | номер документа |
---|---|---|---|
УСТРОЙСТВО ДЛЯ ДЕМОДУЛЯЦИИ ДИСКРЕТНЫХ СИГНАЛОВ В КАНАЛАХ С ГРУППИРОВАНИЕМ ОШИБОК | 1998 |
|
RU2127956C1 |
Устройство для приема дискретных сигналов в каналах с памятью | 1989 |
|
SU1720165A1 |
СПОСОБ ДЕМОДУЛЯЦИИ ДВОИЧНЫХ СИГНАЛОВ МОДУЛЯЦИИ С НЕПРЕРЫВНОЙ ФАЗОЙ ДЛЯ МНОГОЛУЧЕВЫХ РАДИОКАНАЛОВ И УСТРОЙСТВО ДЛЯ ЕГО РЕАЛИЗАЦИИ | 1998 |
|
RU2148890C1 |
Способ демодуляции дискретныхСигНАлОВ | 1979 |
|
SU832763A1 |
Устройство для демодуляции дискретных сигналов | 1987 |
|
SU1538270A1 |
Система передачи информации перфорированным сверточным кодом с восьмифазной модуляцией | 1990 |
|
SU1795499A1 |
СПОСОБ ДЕМОДУЛЯЦИИ ДИСКРЕТНЫХ СИГНАЛОВ И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ | 1991 |
|
RU2102836C1 |
СПОСОБ ДЕМОДУЛЯЦИИ ДИСКРЕТНЫХ СИГНАЛОВ | 2003 |
|
RU2236762C1 |
Помехоустойчивый кодек для передачи дискретных сообщений | 1989 |
|
SU1651385A1 |
Устройство для декодирования интервально-импульсных кодовых посылок | 1985 |
|
SU1327684A1 |
Изобретение относится к радиосвязи. Цель изобретения - повышение достоверности приема дискретных сигналов со сверточт ым кодированием путем более точного формирования сигнала предыскажения, Устройство подержит вычитающий блок 1, блок 2 срапнс- ння, решлюгап: блок 3, регистр 4 информационных посылок, формирователь 5 сигнала предыскажения, формирователь 6 ожидаемых кодовых последовательностей, блок 12 измерения импульсной реакции канала связи. Цель достигается введением блока 7 перебора информационных посыпок, коммутаторов 8 и 10. регистра 9 кодовых поспедо- вателыюстей, кодера 11 и блока 13 узловой синхронизации, с помощью которых осуществляется более точное формирование сигнала предыскажения. 2 ил. (t (Л
9иг.1
Изобретение относится к радиосвязи и может использоваться в системах передачи дискретной информации со сверточным кодированием по каналам связи с рассеянием энергии принимаемых сигналов во времени и по частоте, например в декаметрорых каналах связи.
Целью изобретения является повы- шение достоверности приема дискретных сигналов со сверточным кодированием путем более точного формирования сигнала предыскажения„
На фиг.1 представлена структурная электрическая схема устройства для приема дискретных сигналов в каналах с памятью; на фиг.2 - временные диаграммы, поясняющие работу устройства.
YcTpoftcfBo для приема дискретных сигналов в каналах с памятью содержит вычитающий блок 1, блок 2 сравнения, решающий блок 3, регистр 4 информационных посыпок, формирователь 5 сигнала предыскажения, формирователь 6 ожидаемых кодовых последовательностей, блок 7 перебора информационных посылок, первый коммутатор 8, регистр 9 кодовых последова- тельностей, второй коммутатор 10, кодер 11, блок 12 измерения импульсной реакции канала связи, блок 13 узловой синхронизации.
Устройство для приема дискретных сигналов в каналах с памятью работае следующим образом.
Сигнал с выхода канала связи попадает на вход блока 12 измерения и на вход вычитающего блока 1. На выходе блока 12 измерешя получают отклик канала связи (фиг.26), соответствующий одной из позиций передаваемой кодовой последовательности (+1) (фиг.2а). Другой позиции (-1) соответствует инвертированная реакци Длительность реакции Т. М-Т, где Т - длительность кодовой посылки; М - число кодовых посылок. С учетом выходного сигнала блока 12 измере- ния в блоке 13 узловой синхронизации устанавливается узловая (ветвевая) синхронизация. Тем самым определяется и длительность такта Т,, узловой
U
синхронизации Туг, п тк где п - число кодовых посылок, составляющих ветвь сверточного кода. Соотношение
между Тц, Tut. и интервалом анализа ..,« г/., .ч «т ™ „
П
TQ V T4V + ) )R опре
0
5 о
Q 5 Q
5
деляется Характеристиками используемого сверточного кода.|5(Т- наименьшее целое число.не меньшее х.Например, в случае применения све рточного кода с относительной скоростью R 1/2 и порождающими многочленами G,(D) 1 + D + D2, GZ(D) 1 + D2 (длина кодового ограничения К 3) 2-TK, ТаЈЗТ,,,+ Г(М-1) х х 2 Тх (на диаграммах фиг.2 выбрано V 6). На фиг 2в предствлен пример информационной последовательности (на фиг.2в-е посылкам отрицательного знака соответствует 0). На фиг.2г представлена кодовая последовательность, соответствующая информационной последовательности (фиг.2в). Диаграмма фиг.2г построена для выбранного сверточного кода в предположении, что первой посылке информационной последовательности (фиг.2в) предпествуют две посылки отрицатель- ног знака. Имеется в виду, что к началу интервала анализа (к моменту времени А на фиг.2) уже зарегистрированы знаки предшествующих посылок информационной последовательности (показателе сплошными линиями на фиг.2в), хранящиеся в регистре 4 информационных посылок, количество разрядов которого равно длине кодового ограничения К выбранного свер- точного кода. В задачу устройства входит определение в течение следующего такта Та, знаков посыпок информационной последовательности, соответствующих очередной ветви кода (для рассматриваемого примера - первой из показанных пунктиром на фиг.2в). Решение о знаках информационных посылок, соответствующих очередной ветви кода, выносится на основе обработки входного сигнала на интервале анализа Тд к моменту окончания этого интервала (для рассматриваемого примера решение о знаке первой информационной посылки на фиг.2в выносится на основе обработки отрезка АБ входного сигнала к моменту Б окончания этого отрезка). На каждом тактовом интервале Tut, узловой синхронизации для формирования сигнала предыскажения в регистре 9 накапливается кодовая последовательность, формируемая путем кодирования последовательности ранее зарегистрированных информационных посыпок о Для этого в начале такта Т (ъ первый коммутатор 8 считывает последовательность из регистра 4 на вход кодера 11 ранее принятую последовательность информационных посыпок длиной К. Из получаемо; на выходе кодера 11 кодовой последовательности с помощью второго коммутатора 10 на вход регистра 9 считываются кодовые посылки, образующиеся на выходе кодера 11 после считывания на его вход информационных посыпок, соответствующих ветви кода, предшествующем началу интервала анализа Тд (для рассматриваемого примера - по10
первой посыпки блока 7 перебора. Таким образом формируется одна из ожидаемых кодовых последовательностей. Из каждой полученной кодовой последовательности с использованием выходного сигнала блока 12 измерения в фор- формирователе 6 формируется ожидаемая кодовая последовательность длительностью Та. С выхода формирователя 6
2 Л ожидаемых кодовых последовательностей подают на вторые входы блока 2 сравнения, на первый вход которого подают с выхода вычитающего блока 1 следней информационной посыпки, пред- разностный сигнал. В блоке 2 сравне- шествующей моменту Л). Таким обра- ния осуществляется сравнение разностного сигнала со всеми ожидаемыми кодовыми последовательностями, определяют расстояние (по избранному кри- 20 терию оптимальности) между разностным сигналом и каждой из кодовых последовательностей, формируют сигналы, характеризующие эти расстояния. Полученные сигналы подают на решающий 25 блок 3, в котором определяют минимальное расстояние и ту комбинацию
зом, в регистр 9 считывается очередная ветпь кодовой последовательности, сформированной из предшествующих информационных посылок. Поело считывания указанной ветви кодовой последовательности второй коммутатор 10 отключает вход регистра 9 от выхода кодгра 11. С помопью накопленной в регистре 9 кодовой последовательности и полученной на выходе блока 12 измерения импульсной реакции канала связи в формирователе 5 формируется сигнал предыскажения, который подают на второй вход вычитающего блока 1, на выходе которого путем вычитания сигнала предыскажения из входного сигнала образуется разностный сигнал. На каждом такте обработки для формирования ожидаемых кодовых последовательностей в формирователе 6 накапливаются ожидаемые кодовые последовательности длиной N/R кодовых посылок, формируемые путем кодирования послеинформационных посылок длиной N, которой оно соответствует. Посылки ич указанной комбинации, соответству- 30 ющие первой ветви кода на интервале анализа, поступают к получателю информации и записываются в регистр 4. После этого устройство приступает к определению знаков информационных посылок, соответствующих следующей ветви кода. Интервал анализа смещается на Т и-у, вправо, а зарегистрированные
35
информационные посылки, о которых принято окончательное решение, стано- довательности ранее принятых информа- до вятся предшествующими и принимают ционных посылок и всех возможных ком-участие в формировании сигнала гпЬебинаций информационных посылок дли-дыскажения и ожидаемых кодовых последовательностей (фиг.2д.е). Описанная
ной N, где N Vb + Г(М-1). R b/n. Для этого при формировании очередной ожидаемой кодовой последовательности (число которых равно 2 ) первый коммутатор 8 считывает из регистра 4 на вход кодера 11 К-Ь последних зарегистрированных информационных посыпок и далее считывает на вход кодера 11 с выхода блока 7 перебора одну из 2 возможных комбинаций информационных посылок. Из полученной на выходе кодера 11 очередной кодовой последовательности с помощью второго коммутатора 10 на вход формирователя 6 считывается та ее часть, которая образуется на выходе кодера 11 после поступления на его вход
последовательность операций повторя- 45 ется на каждом такте Т
Формула изобретения
Устройство для приема дискретных 50 сигналов п каналах с памятью, содержащее последовательно соединенные- вычитающий блок, блок сравнения, решающий блок и регистр информационных посылок, а также блок измерения им- 55 пульсной реакции канала связи, выход которого через формирователь сигнала предыскажения подключен к соответствующему входу вычитающего блока, а через формирователь ожидаемых кодовых
первой посыпки блока 7 перебора. Таким образом формируется одна из ожидаемых кодовых последовательностей. Из каждой полученной кодовой последовательности с использованием выходного сигнала блока 12 измерения в фор- формирователе 6 формируется ожидаемая кодовая последовательность длительностью Та. С выхода формирователя 6
2 Л ожидаемых кодовых последовательностей подают на вторые входы блока 2 сравнения, на первый вход которого подают с выхода вычитающего блока 1 разностный сигнал. В блоке 2 сравне- ния осуществляется сравнение разностного сигнала со всеми ожидаемыми кодовыми последовательностями, определяют расстояние (по избранному кри- 0 терию оптимальности) между разностным сигналом и каждой из кодовых последовательностей, формируют сигналы, характеризующие эти расстояния. Полученные сигналы подают на решающий 5 блок 3, в котором определяют минимальное расстояние и ту комбинацию
информационных посылок длиной N, которой оно соответствует. Посылки ич указанной комбинации, соответству- ющие первой ветви кода на интервале анализа, поступают к получателю информации и записываются в регистр 4. После этого устройство приступает к определению знаков информационных посылок, соответствующих следующей ветви кода. Интервал анализа смещается на Т и-у, вправо, а зарегистрированные
информационные посылки, о которых принято окончательное решение, стано- вятся предшествующими и принимают участие в формировании сигнала гпЬепоследовательность операций повторя- ется на каждом такте Т
Формула изобретения
Устройство для приема дискретных сигналов п каналах с памятью, содержащее последовательно соединенные- вычитающий блок, блок сравнения, решающий блок и регистр информационных посылок, а также блок измерения им- пульсной реакции канала связи, выход которого через формирователь сигнала предыскажения подключен к соответствующему входу вычитающего блока, а через формирователь ожидаемых кодовых
последовательностей - к соответствующим входам блока сравнения, причем вход блока измерения импульсной реакции канала связи соединен с другим входом вычитающего блока, отличающееся тем, что, с целью повышения достоверности приема дискретных сигналов со сверточным кодированием путем более точного формирования сигнала предыскажения, в него введены регистр кодовых последовательностей, блок узловой синхронизации и последовательно соединенные блок перебора информационных посыпок, первый коммутатор, кодер и второй коммутатор при этом выходы регистра информацион
ных посылок подключены к другим входам первого коммутатора, первый выход второго коммутатора подключен , к входу формирователя сигнала предыскажения через регистр кодовых последовательностей, второй выход второго коммутатора подключен к входу формирователя ожидаемых кодовых последовательностей, а выход блока узловой синхронизации подключен к тактовым входам решающего блока, первого и второго коммутаторов, блока перебора информационных посылок, кодера и формирователя ожидаемых кодовых последовательностей.
Способ демодуляции дискретныхСигНАлОВ | 1979 |
|
SU832763A1 |
Авторы
Даты
1991-05-30—Публикация
1987-04-29—Подача