Устройство для сопряжения вычислительных машин Советский патент 1991 года по МПК G06F13/00 

Изобретение относится к вычислительной технике и может быть использовано при создании вычислительных систем.

Цель изобретения - расширение функциональных возможностей путем обеспечения автоматического задания адресов устройств сопряжения.

На фиг.1 представлена блок-схема соединения ЭВМ в однородную вычислительную систему; на фиг.2 - структурная схема устройства для сопряжения вычислительных машин.

Однородная вычислительная система (фиг.1)содержит I ЭВМ 1 и соответствующих им I устройств 2 сопряжения, при этом каждая ЭВМ 1 однородной вычислительной системы соединена со своим устройством 2 сопряжения многоразрядной двунаправленной шиной, входы-выходы каждого устройства 2 сопряжения подключены к многоразрядной двунаправленной шине 3 (неком- мутируемому системному каналу) при помощи двунаправленных многоразрядных шин,

Устройство для сопряжения вычислительных машин (фиг.2) содержит триггер 4 обобщенного безусловного перехода, триггер 5 начала обмена, триггер 6 окончания обмена, триггер 7 обобщенного условного перехода, триггер 8 прерывания, элемент И 9, дешифратор 10 адреса, триггер 11 индивидуального взаимодействия, элемент И 12, элемент ИЛИ 13, группу элементов И 14. управляющий вход 15, вход 16 сброса,,вход 17 системной синхронизации, вход 18 обобщенного условного перехода, выход 19 прерывания, вход 20 прерывания, вход 21 управления обменом, вход 22 информации,

0 ( VJ

О 00

О

шину 23 информации, шину 24 индивидуального взаимодействия, шину 25 обобщенного безусловного перехода, шину 26 начала обмена, шину 27 окончания обмена, шину 28 прерывания, шину 29 обобщенного условного перехода,шину 30 тактовой синхронизации, входные формироратели 31-34, выходные формирователи 35-37, элемент НЕ 38, регистр 39 адреса, счетчик 40, триггер 41, элемент НЕ 42, элемент ИЛИ 43, элемент И 44, элемент 45 задержки, элемент И 46, элементы НЕ 47 и 48, триггеры 49 и 50, элемент 51 задержки, элемент НЕ 52, генератор 53 тактовых импульсов, выходной формирователь 54, элемент НЕ 55, триггер 56, элемент НЕ 57, элемент И 58, элемент 59 задержки, элемент НЕ 60, шину

61инициализации, шину 62 идентификации, шину 63 выбора, выход 64 кода числа ЭВМ, выход 65 кода номера ЭВМ, вход 66 запуска и вход 67 начальной установки.

Устройство работает следующим образом.

Задание адресов устройств 2 сопряжения производится с любой ЭВМ 1 вычислительной системы перед началом работы вычислительной системы или при подключении новых ЭВМ 1. Активная ЭВМ 1 выдает активный сигнал на вход 67 начальной установки, который поступает на вход элемента НЕ 47 и первый вход элемента И 44. На выходе элемента И 44 появляется положительный импульс, поступающий через эле- мент НЕ 42 на вход формирователя 37, с выхода которого инверсированный импульс подается на шину 61 инициализации системы и через формирователь 32 на входы сброса счетчика 40 и триггера 41 всех уст- ройств 2 сопряжения, что приводит к обнулению счетчика 40 и установке О на выходе триггера 41. ЭВМ 1 выдает сигнал высокого уровня на вход 66 запуска, который поступает на первый вход элемента И 58 и на второй вход элемента И 58 через элемент НЕ 60 и элемент 59 задержки. В результате на выходе элемента И 58 появляется положительный импульс, поступающий на вход элемента НЕ 57, с выхода которого инвер- сированный импульс подается на входы установки триггеров 49 и 56, вызывая появление на их выходах 1. Данная 1 с выхода триггера 49 поступает через элемент ИЛИ 43 и формирователь 35 на шину 63 выбора, с которой подается на вход установки триггера 41 соседнего устройства 2 сопряжения, а 1 с выхода триггера 56 поступает через формирователь 54 на шину

62идентификации, сигнализируя о начале процесса установки адреса устройства 2 сопряжения, и на вход установки триггера 50. Тактовые импульсы с выхода генератора 53 тактовых импульсов поступают через элемент НЕ 52 и элемент 51 задержки на вход синхронизации триггера 50. По положительному фронту этих инверсированных задержанных тактовых импульсов 1 с выхода триггера 50 поступает на вход элемента И 46, разрешая прохождение тактовых импульсов с выхода генератора 53 тактовых импульсов через формирователь 36 на шину 30 тактовой синхронизации, с которой они поступают через формирователь 34 и элемент НЕ 38 на вход синхронизации триггеров 41 всех устройств 2 сопряжения вычислительной системы, а также через формирователь 31 - на счетный вход счетчиков 40 всех устройств 2 сопряжения. По положительному фронту тактового импульса на счетном входе счетчика 40 происходит увеличение его содержимого на 1, а по отрицательному фронту тактового импульса, поступающего на вход синхронизации триггеров 41 через элемент НЕ 38, происходит переход 1 по шине 63 выбора от данного устройства 2 сопряжения в следующее. По положительному фронту второго тактового импульса на выходе счетчика 40 появляется двоичный код, соответствующий 2, а это означает, что второй разряд счетчика 40 равен 1, которая поступает по соответствующей связи через элемент НЕ 48 на вход установки триггера 49, сбрасывая его в О, что предотвращает размножение 1 в шине 63 выбора. При поступлении 1-го тактового импульса (значение i равно числу ЭВМ 1 в вычислительной системе, фиг.1) по его положительному фронту на выходе счетчика 40 появляется двоичный код числа i, а по отрицательному его фронту Г с выхода триггера 41 поступает на управляющий вход регистра 39 адреса, что вызывает запись содержимого счетчика 40 в регистр 39 адреса, а также разрез элемент НЕ 55 - на входы установки триггеров 56 и 50. сбрасывая их в О,запрещая тем самым прохождение тактовых импульсов с генератора 53 тактовых импульсов через элемент И 46 на шину 30 тактовой синхронизации. О с выхода триггера 56 также поступает через формирователь 54 на шину 62 индикации, свидетельствуя об окончании установки адресов устройств сопряжения.

Таким образом, в счетчиках 40 каждого устройства 2 сопряжения хранится двоичный код количества ЭВМ 1 в данной вычислительной системе, а в регистре 39 адреса - номер данного устройства 2 сопряжения (и соответствующей ему ЭВМ 1). Эти значения

могут быть считаны ЭВМ 1 соответственно по выходам 65 и 64.

Формула изобретения Устройство для сопряжения вычислительных машин, содержащее триггер обобщенного безусловного перехода, триггер начала обмена, триггер окончания обмена, триггер обобщенного условного перехода, триггер прерывания, первый и второй элементы И, дешифратор адреса, триггер инди- видуального взаимодействия, группу элементов И, элемент ИЛИ, причем первые входы элементов И группы являются информационным входом устройства, а выходы - информационным выходом устройства и соединены с входом дешифратора адреса, выход которого соединен с входом установки триггера индивидуального взаимодействия, входы сброса триггеров индивидуального взаимодействия, обобщенного безусловного перехода, окончания обмена, прерывания и обобщенного условного перехода соединены с входом сброса устройства, выход триггера индивидуального взаимодействия соединен с первым входом первого элемента И, второй вход которого является входом индивидуального взаимодействия устройства, выход первого элемента И соединен с первым входом элемента ИЛИ, вторые входы элементов И группы подключены к выходу элемента ИЛИ, второй вход которого является входом управления обменом устройства, вход установки триггера обобщенного безусловного перехода является управляющим входом устройства, входы установки триггеров начала обмена и окончания обмена являются входами системной синхронизации устройства, вход установки триггера прерывания является входом прерывания устройства, вход установки триггера обобщенного условного перехода является входом обобщенного условного перехода устройства, а его выход - выходом системного обобщенного условного перехода, выход триггера начала обмена является выходом системного начала обмена устройства, выход триггера окончания обмена - выходом системного окончания обмена устройства, инверсный выход триггера прерывания соединен с первым входом второго элемента И, второй вход которого является входом прерывания устройства, выход второго элемента И является выходом прерывания устройства, прямой выход триггера прерывания является выходом системного прерывания устройства, выход триггера обобщенного безусловного перехода является выходом системного обобщенного условного перехода устройства, отличающееся тем, что, с целью расширения функциональных возможностей путем обеспечения автоматического задания адресов устройств сопряжения, в него введены четыре входных формирователя, четыре выходных формирователя, восемь элементов НЕ. регистр адреса, счетчик, четыре триггера, элемент ИЛИ, три элемента задержки, три элемента И, генератор тактовых импульсов, причем вход первого входного формирова0 теля соединен с входом второго входного формирователя, выходом первого выходного формирователя и является выходом тактовой синхронизации устройства, вход третьего входного формирователя соединен

5 с входом второго выходного формирователя и является входом-выходом инициализации устройства, выход третьего выходного формирователя является выходом идентификации устройства, выход четвертого

0 выходного формирователя - выходом выборки устройства, вход четвертого входного формирователя - входом выборки устройства, выход первого входного формирователя соединен со счетным входом счетчика, вы5 ход третьего входного формирователя - с входами сброса счетчика и первого триггера, выход четвертого входного формирователя соединен с входом установки первого триггера, выход второго входного формиро0 вателя - с входом первого элемента НЕ, выход второго элемента ИЛИ - с входом четвертого выходного формирователя, выход третьего элемента И - с входом первого выходного формирователя, выход второго

5 элемента НЕ - с входом второго выходного формирователя, выход второго триггера соединен с входом третьего выходного Формирователя выход первого элемента НЕ - с входом синхронизации первого

0 триггера, выход которого соединен с управляющим входом регистра адреса, первым входом второго элемента ИЛИ и входом третьего элемента НЕ, выход регистра адреса соединен с вторым входом дешифратора

5 адреса и является выходом кода числа ЭВМ устройства, выход счетчик, соединен с информационным входом регистра адреса и является выходом кода номера ЭВМ устрой0 ства, второй разряд которого соединен с входом четвертого элемента НЕ. выход которого соединен с входом сброса третьего триггера, выход которого соединен с вторым входом второго элемента ИЛИ, вход

5 начальной установки устройства соединен с первым входом четвертого элемента И и входом пятого элемента НЕ, выход которого соединен с входом первого элемента задержки, выход которого соединен с вторым входом четвертого элемента И, выход которого

соединен с входом второго элемента НЕ, вход запуска устройства соединен с первым входом пятого элемента И и входом шестого элемента НЕ, выход которого соединен с входом второго элемента задержки, выход которого соединен с вторым входом пятого элемента И, выход которого соединен с входами установки второго и третьего триггеров, вход сброса второго триггера соединен с выходом третьего элемента НЕ и входом сброса четвертого триггера, выход второго

0

триггера - с входом установки четвертого триггера, выход которого соединен с первым входом третьего элемента И, выход генератора тактовых импульсов соединен с входом восьмого элемента НЕ и вторым входом третьего элемента И, выход восьмого элемента НЕ - с входом третьего элемента задержки, выход которого соединен с входом синхронизации четвертого триггера, выход второго триггера соединен с входом третьего выходного формирователя.

Изобретение относится к вычислительной технике и может быть использовано при создании вычислительных систем. Целью изобретения является расширение функциональных возможностей путем обеспечения автоматического задания адресов устройства сопряжения. Поставленная цель достигается тем, что в устройство, содержащее триггер обобщенного безусловного перехода, триггер начала обмена, триггер окончания обмена, триггер обобщенного условного перехода, триггер прерывания, два элемента И, дешифратор адреса, триггер индивидуального взаимодействия, группу элементов И, элемент ИЛИ, введены четыре выходных формирователя, четыре входных формирователя, восемь элементов НЕ, регистр адреса, счетчик, четыре триггера, элемент ИЛИ, три элемента задержки, три элемента И, генератор тактовых импульсов. 2 ил.

и

о

о

Фиг. f

ю