Устройство для сопряжения электронно-вычислительной машины с группой внешних устройств Советский патент 1992 года по МПК G06F13/10 

со

С

Изобретение относится к устройствам связи электронно-вычислительной машины с группой периферийных устройств. Цель изобретения - повышение достоверности работы устройства за счет организации возможности контроля работы устройства со стороны ЭВМ. Устройство содержит шинные формирователи, коммутатор выходных данных, селектор адреса, регистр команд, регистр состояния, блок микропрограммного управления, блоки связи с внешними устройствами, мультиплексор тактовых сигналов, тактовый генератор, регистр данных, мультиплексор контрольных данных, блок управления режимов. 2 з.п. ф-лы, 6 ил.

Изобретение относится к вычислительной технике, а именно к устройствам сопряжения ЭВМ с периферийными устройствами, и может быть использовано в вычислительных системах и системах управления для связи ЭВМ с группой внешних устройств.

Цель изобретения - повышение достоверности работы устройства путем введения встроенных средств контроля и диагностики.

На фиг. 1 представлена функциональная схема предлагаемого устройства; на фиг. 2 - функциональная схема блока микропрограммного управления; на фиг. 3 - функциональная схема блока управления режимом; на фиг. 4 - функциональная схема блока связи с внешними устройствами; на фиг. 5 и 6 - временные диаграммы работы магистрали связи ЭВМ с устройством.

Устройство (фиг. 1) для сопряжения ЭВМ с группой внешних устройств содержит первый шинный формирователь 1, второй шинный формирователь 2, третий шинный формирователь 3, коммутатор 4 выходных данных, селектор 5 адреса, регистр 6 команд с полями 6.1-6.4, регистр 7 данных, регистр 8 состояния, блок 9 микропрограммного управления, блоки 10 связи с внешними устройствами, мультиплексор 11 тактовых сигналов, тактовый генератор 12, мультиплексор 13 контрольных данных, блок 14 управления режимом, шину 15 сигналов условий, шину 16 сигналов операций, шину 17 адреса, шину 18 данных.

Блок 9 микропрограммного управления (фиг. 2) содержит дешифратор 19 признака входной информации, счетчик 20 циклов, мультиплексор 21 начального адреса, память 22 микропрограмм, регистр 23 микроXICJ

о ю

00

команд с полями 23.1 - 23.5, мультиплексор 24 узлов, блок 25 приоритетного прерывания, узел 26 управления адресом микрокоманды, регистр 27 адреса перехода, коммутатор 28 входных данных, регистр 29 шины адреса, коммутатор 30 константы, дешифратор 31 микрокоманд. Блоки 19, 21,22, 23, 26, 27, 28, 31 образуют узел 32 формирования микрокоманд.

Блок 14 управления режимом (фиг. 3) содержит регистр 33 управления, триггер 34 запросов, элементы И 35 - 37, дешифратор

38управляющих сигналов, элементы ИЛИ

39и 40.

Блок связи с внешними устройствами (фиг. 4) содержит регистр 41 адреса абонента, узел 42 сравнения, регистр 43 данных, первый 44 и второй 45 регистры команд, первый 46 и второй 47 исполнительные регистры, дешифратор 48 номера регистра.

Кроме того, на фиг. 1-6 изображены1 49.1 и 49.2 - сигналы записи в регистры 6 и 7;50-сигналыуправления коммутатором 4; 51 - номер контролируемого узла; 52 - признак входной информации; 53 - такт; 54 - данные, полученные от микроЭВМ; 55 - транслируемое через мультиплексор 24 содержимое одного из внутренних узлов блока 9; 56 - каналы транзитной пересылки запросов прерывания; 57 - данные, пересылаемые во внешние устройства; 58 и 59 - команды, пересылаемые во внешние устройства; 60 - сигнал подключения регистра 8, выполняющего функцию выдачи вектора прерывания; 61 - сигнал подключения регистра 6 к коммутатору 4; 62 - сигнал подключения регистра 7 к коммутатору 4; 63 - сигнал подключения мультиплексора 13 к коммутатору 4; 64 - сигнал подключения коммутатора 4 к магистрали микроЭВМ; 65 - сигнал начальной установки; 66 - сигналы ОБМ, ДЧТ,ДЗП, 67-сигналы ОТВ, ЗПР, 68 - обобщенный запрос прерывания 69 - сигнал разрешения обмена.

Устройство работает следующим образом.

Устройство подключается у системной магистрали микроЭВМ, выполненной по магистральному параллельному интерфейсу. В состав магистрали входят совмещенные линии адресов и данных, сигналы управления: синхронизация обмена ОБМ, чтение данных ДЧТ, запись данных ответ устройства разрешение прерывания от приемника разрешение прерывания от источника РПРИ, запром на прерывание ЗПР и сигнал начальной установки УСТ, формируемый микроЭВМ при включении питания.

Сигнал УСТ поступает на вход начальной установки устройства и устанавливает регистры 6, 23 и 33 в нулевое состояие. Регистр 23 предназначен для хранения микрокоманды, состоящей из нескольких полей. Поле 23.1 содержит инструкцию; поле 23.2 - сигналы выбора адреса перехода; поле 23.3 - константу; поле 23.4- сигналы считывания на шину данных; поле 23.5 - код опе0 раций. По сигналу УСТ регистр выдает нулевую инструкцию (поле 23.1) на управляющий вход узла 26, по которой формируется нулевой адрес памяти 22. Микрокоманда, считываемая из памяти 22, записывается по

5 такту, приходящему из генератора 12 через мультиплексор 11, в регистр 23, который выдает очередную инструкцию.

Таким образом, осуществляется поочередный перебор адресов памяти 22. Узел 26

0 в зависимости от инструкции выполняет инкремент предыдущего адреса, безусловный или условный переход на адрес, формируемый мультиплексором 21, выбор направления которого определяется полем 23.2,

5 Сигналы поля 23.5 через дешифратор 31, простробированный тактом, преобразуются в сигналы операций и поступают на шину 16 для управления устройством.

Сигналы поля 23.4 используются для

0 подключения выходов коммутатора 28, транслирующего содержимое регистра 7, и коммутатора 30, транслирующего константу (поле 23.3), выполненных по схеме с тремя состояниями, к шине 18.

5 В качестве адреса перехода, поступающего на информационный вход узла 26, выполненный на БИС 1804ВУ4, используется транслируемый через мультиплексор 21 один из трех источников; признак входной

0 информации, хранящейся в поле 6.2 и дешифрируемой дешифратором 19; содержимое регистра 27, хранящего данные, пересылаемые по шине 18; векторный адрес, формируемый блоком 25.

5Блок 25 обрабатывает поступающие на

его входы запросы в порядке, определенном их приоритетом, формирует векторный адрес, соответствующий полученному запросу, и выдает флаг на вход условия узла

0 26, который при наличии инструкции условного перехода (поле 23.1) переходит на микропрограмму, начальный адрес которой задается векторным адресом. Высший приоритет присвоен запросу на обмен от мик5 роЭВМ, признаком которого является сигнал записи данных в регистр 7, поступающий на первый вход блока 25. Микропрограмма обработки этого запроса опрашивает через дешифратор 19 и мультиплексор 21 признак входной информации и организует

безусловный переход на микропрограмму пересылки данных, полученных от микро- ЭВМ и хранящихся в регистре 7, через коммутатор 28, шину 18 и регистр 43 в одно из внешних устройств.

Следующий приоритет присвоен запросам, поступающим от внешних устройств на шину 15 и далее на второй вход блока 25. Микропрограммы обработки этих запросов осуществляют выдачу определенной после- довательности констант из поля 23.3 микрокоманды, трансляцию их через коммутатор 30, шину 18 и регистры 44 - 46 во внешнее устройство, выдающее запрос. Низший по уровню приоритет остается за сигналом конца цикла счетчика 20, организующим циклы внутри микропрограммы и поступающим на третий вход блока 25. Константа (поле 23.3), равная требуемому числу циклов, записывается в счетчик 20. При выпол- нении микропрограммы в конце каждого цикла производится декремент содержимого счетчика 20 и его обнуление формирует сигнал окончания цикла.

Управление блоком 25, регистрами 27 и 29 и счетчиком 20 осуществляется соответствующими сигналами операций (шина 16).

Для оповещения микроЭВМ о процессах, происходящих во внешних устройствах, в блоках 10 предусмотрены каналы транзит- ной пересылки запросов прерывания, запоминающихся в регистре 8, который формирует обобщенный запрос прерывания ЗПР, поступающий в блок 14 и через шинный формирователь 3 на магистраль ЭВМ. Этот сигнал в блоке 14 устанавливает триггер 34, который блокирует элемент 35 и снимает запрет с элемента И 36. В результате элемент 35 запрещает распространение сигнала Разрешение прерывания - РПРП от ЭВМ к другим устройствам магистрали с более низким приоритетом. Приходящий от ЭВМ в ответ на ЗПР устройства сигнал РПРП проходит через элементы 35 39 и 40 и на выходе формирует сигнал ОТВ. Одновременно этим же сигналом происходят подключение коммутатора 4 к магистрали и чтение вектора прерывания из регистра 8 в ЭВМ.

ЭВМ принимает вектор прерывания и снимает сигнал РПРП, задним фронтом которого переключается триггер 34. Элемент И 35 открывается и разрешает прохождение сигнала РПРП к другим устройствам магистрали. Элемент И 36 бло- кируется, в результате чего прекращается сигнал ОТВ и закрывается коммутатор 4.

По соответствующему сигналу операции, поступающему по шине 16, содержимое шины 18 запоминается в регистре 29 и поступает на шину 17.

Старшие разряды шины 17 по соответствующему сигналу операции (шина 16) запоминаются в регистре 41 и используются для опознавания номера абонента узлом 42. Остальные разряды шины 17 используются дешифратором 48, простробированным соответствующим сигналом операции (шина 16) для формирования сигналов записи в регистры 43 - 45 данных, поступающих по шине 18. Регистр 43 предназначен для хранения данных, а регистры 44 и 45 - для хранения команд, пересылаемых во внешние устройства. Так как запись команд в регистры 44 и 45 осуществляется последовательно, а выполнение команд регламентировано по времени, команды транслируются во внешние устройства через регистры 46 и 47, перезапись команд в которые осуществляется соответствующим сигналом операции (шина 16).

Сигналы ОБМ, ДЧТ, ЛЗП, РПРП через шинный формирователь 2 поступают на вход блока 14 и используются для организации обмена, в процессе которого в блоке 14 формируются сигналы ОТВ, ЗПР, РПРП, которые через шинный формирователь 3 поступают в магистраль микроЭВМ. Обмен информацией между устройством и микроЭВМ осуществляется согласно временной диаграмме, приведенной на фиг. 5 и 6.

Для данного устройства в адресном пространстве магистрали выделена определенная область адресов. При появлении на магистрали любого адреса он проходит через шинный формирователь 1 на первый вход селектора 5 адреса, где сравнивается с адресами разрешенной области, зашитыми на втором входе селектора 5. В случае совпадения адресов селектора 5 выдает сигнал совпадения адреса, который вместе с младшими разрядами адреса по фронту сигнала ОБМ запоминается в регистре 33 и преобразуется в дешифраторе 38 при наличии сигнала ДЗП в сигналы записи в регистры 6 и 7, следущие по магистрали за адресом, а при наличии сигнала ДЧТ - в сигналы управления коммутатором 4, выход которого подключен к магистрали. Сеанс обмена устройства с микроЭВМ заканчивается выдачей через шинный формирователь 3 на магистраль сигнала ОТВ, который формируется из сигналов Совпадение адреса и ДЗП или ДЧТ элементами 37, 38 и 40, находящимися в блоке 14.

Информация, поступающая от микро- ЭВМ, представляет собой команду или данные и записывается в регистр 6 или 7.

Разряды команды в зависимости от назначения сгруппированы в отдельные поля. Поле 6.1 предназначено для хранения признака входной информации, используемого в блоке 9. Поле 6.3 предназначено для имитации тактовой последовательности , используемой в режиме контроля, признак которого хранится в поле 6.2. Поле 6.4 содержит номер контролируемого узла.

Информация, поступающая от устройства в микроЭВМ, представляет собой содержимое регистров 6-8 или выхода мультиплексора 13 в зависимости от адреса, поступившего от микроЭВМ по магистрали,

Для обеспечения оперативного контроля работы устройства микроЭВМ выдает команду, содержащую признак контроля (поле 6.2), который запрещает прохождение через мультиплексор 11 тактов от генератора 12 и разрешает прохождение сигналов поля 6.3. Сигналы поля 6.4 поступают на управляющие входы мультиплексоров 13 и 24 и на выходе мультиплексора 13 появляется содержимое шины 17 или шины 18, или транслируемого через мультиплексор 24 одного из внутренних узлов блока 9, а именно, содержимое регистра 23, адреса памяти 22 или адреса перехода микропрограммы, формируемого мультиплексором 21. В процессе контроля производятся следующие процедуры: микроЭВМ устанавливает признак контроля (поле 6.2); микроЭВМ выбирает внутренний узел устройства, подлежащий контролю (поле 6.4); сигналы поля 6.4 обеспечивают подключение выбранного узла устройства через мультиплексоры 13 и 24 к коммутатору 4 входных данных; микроЭВМ имитирует такт (поле 6.3); микроЭВМ считывает содержимое узла, транслируемое через коммутатор 4 на магистраль микроЭВМ; микроЭВМ проводит анализ состояния выбранного узла; микрс-ЭВМ имитирует следующий такт и вновь анализирует состояние выбранного узла.

Таким образом, микроЭВМ может просматривать содержимое внутренних узлов устройства при любой длине тактовой последовательности.

Контролируемые указанным способом внутренние узлы устройства: адрес перехода микропрограммы, формируемый мультиплексором 21; адрес памяти 22; микрокоманда, хранящаяся в регистре 23; содержимое шины 18 данных; содержимое шины 17 адреса.

Решение об исправности контролируемого узла и устройства в целом принимает микроЭВМ на основании результата анализа содержимого этого узла или всех контролируемых узлов в целом.

Контроль устройства может осуществляться как в процессе изготовления и настройки, так и для тестирования и диагностики устройства при эксплуатации в

составе аппаратуры.

Формула изобретения 1. Устройство для сопряжения электронно-вычислительной машины с группой внешних устройств, содержащее первый,

0 второй, третий шинные формирователи, коммутатор выходных данных, селектор адреса, регистр команд, регистр данных, регистр состояния, блок микропрограммного управления, группу блоков связи с внешни5 ми устройствами, выходы условий которых объединены между собой и подключены к входу условий блока микропрограммного управления, командный вход которого подключен к выходу поля признаков данных

0 регистра команд, информационный вход которого объединен с информационным входом регистра данных, входом селектора адреса и подключен к выходу первого шинного формирователя, вход которого и выход

5 коммутатора выходных данных являются входом - выходом данных адреса устройства, управляющие вход и выход которого соединены соответственно с входом второго шинного формирователя и выходом третье0 го шинного формирователя, входы условий блоков связи с внешними устройствами группы являются входами условий устройства, входы операций блоков связи с внешними устройствами группы объединены между

5 собой и подключены к управляющему входу регистра состояния и выходу операций блока микропрограммного управления, отличающееся тем, что, с целью повышения достоверности работы, в него введены муль0 типлексор тактовых сигналов, тактовый генератор, мультиплексор контрольных данных, блок управления режимом, первый и второй входы которого соединены соответственно с выходом второго шинного фор5 мирователя и с выходом селектора адреса, первый вход данных коммутатора выходных данных подключен к тристабильному выходу регистра команд, выход поля признака контроля которого соединен с управляю0 щим входом мультиплексора тактовых сигналов, первый и второй входы данных которого соединены соответственно с выходом поля имитатора такта регистра команд и с выходом тактового генератора, выход

5 поля выбора контрольного узла регистра команд соединен с управляющим входом мультиплексора контрольных данных и с входом условия контроля блока микропрограммного управления, тактовый вход которого соединен с выходом мультиплексора

тактовых сигналов, первый вход третьего шинного формирователя соединен с первым выходом блока управления режимом, второй выход которого подключен к входу записи регистра команд, вход сброса которого объединен с входом сброса блока микропрограммного управления и с входом сброса блока управления режимом и подключен к входу начальной установки устройства, третий выход блока управления режимом подключен к входу запроса блока микропрограммного управления и к входу записи регистра данных, выход которого соединен с вторым входом данных коммутатора выходных данных и с информационным входом блока микропрограммного управления,информационный выход которого соединен с первым входом данных мультиплексора контрольных данных и с информационными входами блоков связи с внешними устройствами группы, адресные входы которых и второй вход данных мультиплексора контрольных данных подключены к выходу адреса блока микропрограммного управления, контрольный выход которого соединен с третьим входом данных мультиплексора контрольных данных, выход которого подключен к третьему входу данных коммутатора выходных данных, четвертый вход данных которого подключен к информационному выходу регистра состояния, выход запроса прерывания которого соединен с вторым входом третьего шинного формирователя и стретьим входом блока управления режимом, четвертый выход которого подключен к управляющему входу коммутатора выходных данных, информационный вход регистра состояния соединен с выходами запросов блоков связи с внешними устройствами группы, входы запросов, информационные выходы, первые и вторые выходы команд которых являются одноименными входами и выходами устройства.

микрокоманд, выход начального адреса которого соединен с первым входом данных мультиплексора узлов, вход условий узла формирования микрокоманд подключен к первому выходу блока приоритетных пре0 рываний, тактовый вход которого соединен с тактовым входом узла формирования микрокоманд и является тактовым входом блока микропрограммного управления, вход управления контролем которого соединен с

5 управляющим входом мультиплексора узлов, второй вход данных которого подключен к выходу текущего адреса узла формирования микрокоманд, вход начальной установки которого соединен с входом

0 начальной установки блока микропрограммного управления, выход константы узла формирования микрокоманд соединен с информационным входом счетчика циклов и с информационным входом коммутатора кон5 станты, выход чтения узла формирования микрокоманд соединен с управляющим входом и коммутатора константы, контрольный выход регистра микрокоманд подключен к третьему входу данных мультиплексора уз0 лов, выход которого является контрольным выходом блока микропрограммного управления, выходом адреса которого является выход регистра шины адреса, выход счетчика циклов соединен с первым входом блока

5 приоритетных прерываний, второй и третий входы которого являются соответственно входом запроса и входом условий блока микропрограмного управления, второй выход блока приоритетных прерываний под0 ключей к входу вектора прерывания узла формирования микрокоманд.

0 входом второго элемента И, объединен в шину с входом записи регистра управления, первым управляющим входом первого поля дешифратора и соединенными вместе первым управляющим входом второго поля де5 шифратора и первым входом третьего элемента И и является первым входом блока управления режимом, второй вход которого соединен с первым, вторым и третьим информационными входами регистра управления, первый и второй выходы которого

соединены соответственно с первым и вторым информационными входами дешифратора, а третий выход содинен с вторыми управляющими входами первого и второго полей дешифратора и вторым входом третьего элемента И, выход которого соединен с первым входом первого элемента ИЛИ, первый и второй выходы первого поля дешифратора соединены соответственно с первым и вторым входами второго элемента ИЛИ и являются соответственно вторым и третьим выходами блока управления режимом, третий вход которого соединен с входом установки триггера, инверсный выход которого подключен к второму входу первого элеменФиг. 1

та И, выход которого объединен в шину с выходом второго элемента ИЛИ и является первым выходом блока управления режимом, информационный вход триггера соединен с шиной нулевого потенциала, а его прямой выход соединен с вторым входом второго элемента И, выход которого подключен к входу записи триггера, второму входу первого элемента ИЛИ и объединен в шину с первым, вторым и третьим выходами второго поля дешифратора и соединенными вместе выходом первого элемента ИЛИ и третьим входом второго элемента ИЛИ и является четвертым выходом блока управления режимом.

u/

492

15

25

5U

16

и

.18

32

65

1

4

21

| 22

А.

г-Э

ш

CN

iR

30

ОИ

ЧГ

.

23

Jf

56

f5

16

I

Яврес, I I Раннее 2wt/e

3L

1

JZ1

ГП

Фиг. В

56

15

r

46

58

47 59

фиг. 4

3L

JZ1

ГП

Фа9. $